sim/testsuite/sim/sh/movi.s

   1 # sh testcase for all mov <#imm> instructions
   2 # mach: sh
   3 # as(sh):       -defsym sim_cpu=0
   4
   5         .include "testutils.inc"
   6
   7         start
   8
   9 mov_i_reg:      # Test <imm8>
  10         set_grs_a5a5
  11         mov     #-0x55, r1
  12
  13         assertreg 0xffffffab, r1
  14
  15         test_gr_a5a5 r0
  16         test_gr_a5a5 r2
  17         test_gr_a5a5 r3
  18         test_gr_a5a5 r4
  19         test_gr_a5a5 r5
  20         test_gr_a5a5 r6
  21         test_gr_a5a5 r7
  22         test_gr_a5a5 r8
  23         test_gr_a5a5 r9
  24         test_gr_a5a5 r10
  25         test_gr_a5a5 r11
  26         test_gr_a5a5 r12
  27         test_gr_a5a5 r13
  28         test_gr_a5a5 r14
  29
  30 movi20_reg:     # Test <imm20>
  31         set_grs_a5a5
  32         movi20  #-0x55555,r1
  33
  34         assertreg 0xfffaaaab, r1
  35
  36         test_gr_a5a5 r0
  37         test_gr_a5a5 r2
  38         test_gr_a5a5 r3
  39         test_gr_a5a5 r4
  40         test_gr_a5a5 r5
  41         test_gr_a5a5 r6
  42         test_gr_a5a5 r7
  43         test_gr_a5a5 r8
  44         test_gr_a5a5 r9
  45         test_gr_a5a5 r10
  46         test_gr_a5a5 r11
  47         test_gr_a5a5 r12
  48         test_gr_a5a5 r13
  49         test_gr_a5a5 r14
  50
  51 movi20s_reg:    # Test <imm20> << 8
  52         set_grs_a5a5
  53         movi20s #-0x5555500,r1
  54
  55         assertreg 0xfaaaab00, r1
  56
  57         test_gr_a5a5 r0
  58         test_gr_a5a5 r2
  59         test_gr_a5a5 r3
  60         test_gr_a5a5 r4
  61         test_gr_a5a5 r5
  62         test_gr_a5a5 r6
  63         test_gr_a5a5 r7
  64         test_gr_a5a5 r8
  65         test_gr_a5a5 r9
  66         test_gr_a5a5 r10
  67         test_gr_a5a5 r11
  68         test_gr_a5a5 r12
  69         test_gr_a5a5 r13
  70         test_gr_a5a5 r14
  71
  72         pass
  73
  74         exit 0
  75
  76