sim/testsuite/sim/bfin/se_mv2lp.S

   1 //Original:/proj/frio/dv/testcases/seq/se_mv2lp/se_mv2lp.dsp
   2 # mach: bfin
   3 # sim: --environment operating
   4
   5 #include "test.h"
   6 .include "testutils.inc"
   7 start
   8
   9 /////////////////////////////////////////////////////////////////////////////
  10 ///////////////////////// Include Files         /////////////////////////////
  11 /////////////////////////////////////////////////////////////////////////////
  12
  13 include(std.inc)
  14 include(selfcheck.inc)
  15 include(symtable.inc)
  16 include(mmrs.inc)
  17
  18 /////////////////////////////////////////////////////////////////////////////
  19 ///////////////////////// Defines               /////////////////////////////
  20 /////////////////////////////////////////////////////////////////////////////
  21
  22 #ifndef USER_CODE_SPACE
  23 #define USER_CODE_SPACE  CODE_ADDR_1   //
  24 #endif
  25 #ifndef STACKSIZE
  26 #define STACKSIZE        0x00000010
  27 #endif
  28 #ifndef ITABLE
  29 #define ITABLE           CODE_ADDR_1   //
  30 #endif
  31
  32 /////////////////////////////////////////////////////////////////////////////
  33 ///////////////////////// RESET ISR             /////////////////////////////
  34 /////////////////////////////////////////////////////////////////////////////
  35
  36  RST_ISR :
  37
  38     // Initialize Dregs
  39 INIT_R_REGS(0);
  40
  41     // Initialize Pregs
  42 INIT_P_REGS(0);
  43
  44     // Initialize ILBM Registers
  45 INIT_I_REGS(0);
  46 INIT_M_REGS(0);
  47 INIT_L_REGS(0);
  48 INIT_B_REGS(0);
  49
  50     // Initialize the Address of the Checkreg data segment
  51     // **** THIS IS NEEDED WHENEVER CHECKREG IS USED ****
  52 CHECK_INIT_DEF(p5); //CHECK_INIT(p5,   0x00BFFFFC);
  53
  54     // Setup User Stack
  55 LD32_LABEL(sp, USTACK);
  56 USP = SP;
  57
  58     // Setup Kernel Stack
  59 LD32_LABEL(sp, KSTACK);
  60
  61     // Setup Frame Pointer
  62 FP = SP;
  63
  64     // Setup Event Vector Table
  65 LD32(p0, EVT0);
  66
  67 LD32_LABEL(r0, EMU_ISR);    // Emulation Handler (Int0)
  68     [ P0 ++ ] = R0;
  69 LD32_LABEL(r0, RST_ISR);    // Reset Handler (Int1)
  70     [ P0 ++ ] = R0;
  71 LD32_LABEL(r0, NMI_ISR);    // NMI Handler (Int2)
  72     [ P0 ++ ] = R0;
  73 LD32_LABEL(r0, EXC_ISR);    // Exception Handler (Int3)
  74     [ P0 ++ ] = R0;
  75     [ P0 ++ ] = R0;                // IVT4 not used
  76 LD32_LABEL(r0, HWE_ISR);    // HW Error Handler (Int5)
  77     [ P0 ++ ] = R0;
  78 LD32_LABEL(r0, TMR_ISR);    // Timer Handler (Int6)
  79     [ P0 ++ ] = R0;
  80 LD32_LABEL(r0, IGV7_ISR);   // IVG7 Handler
  81     [ P0 ++ ] = R0;
  82 LD32_LABEL(r0, IGV8_ISR);   // IVG8 Handler
  83     [ P0 ++ ] = R0;
  84 LD32_LABEL(r0, IGV9_ISR);   // IVG9 Handler
  85     [ P0 ++ ] = R0;
  86 LD32_LABEL(r0, IGV10_ISR);  // IVG10 Handler
  87     [ P0 ++ ] = R0;
  88 LD32_LABEL(r0, IGV11_ISR);  // IVG11 Handler
  89     [ P0 ++ ] = R0;
  90 LD32_LABEL(r0, IGV12_ISR);  // IVG12 Handler
  91     [ P0 ++ ] = R0;
  92 LD32_LABEL(r0, IGV13_ISR);  // IVG13 Handler
  93     [ P0 ++ ] = R0;
  94 LD32_LABEL(r0, IGV14_ISR);  // IVG14 Handler
  95     [ P0 ++ ] = R0;
  96 LD32_LABEL(r0, IGV15_ISR);  // IVG15 Handler
  97     [ P0 ++ ] = R0;
  98
  99     // Setup the EVT_OVERRIDE MMR
 100     R0 = 0;
 101 LD32(p0, EVT_OVERRIDE);
 102     [ P0 ] = R0;
 103
 104     // Setup Interrupt Mask
 105     R0 = -1;
 106 LD32(p0, IMASK);
 107     [ P0 ] = R0;
 108
 109     // Return to Supervisor Code
 110 RAISE 15;
 111 NOP;
 112
 113 LD32_LABEL(r0, USER_CODE);
 114 RETI = R0;
 115 RTI;
 116
 117 .dw 0xFFFF
 118 .dw 0xFFFF
 119 .dw 0xFFFF
 120 .dw 0xFFFF
 121 .dw 0xFFFF
 122 .dw 0xFFFF
 123 .dw 0xFFFF
 124
 125 /////////////////////////////////////////////////////////////////////////////
 126
 127
 128 /////////////////////////////////////////////////////////////////////////////
 129 ///////////////////////// EMU ISR               /////////////////////////////
 130 /////////////////////////////////////////////////////////////////////////////
 131
 132  EMU_ISR :
 133
 134 RTE;
 135
 136 .dw 0xFFFF
 137 .dw 0xFFFF
 138 .dw 0xFFFF
 139 .dw 0xFFFF
 140 .dw 0xFFFF
 141 .dw 0xFFFF
 142 .dw 0xFFFF
 143
 144 /////////////////////////////////////////////////////////////////////////////
 145 ///////////////////////// NMI ISR               /////////////////////////////
 146 /////////////////////////////////////////////////////////////////////////////
 147
 148  NMI_ISR :
 149
 150 RTN;
 151
 152 .dw 0xFFFF
 153 .dw 0xFFFF
 154 .dw 0xFFFF
 155 .dw 0xFFFF
 156 .dw 0xFFFF
 157 .dw 0xFFFF
 158 .dw 0xFFFF
 159
 160 /////////////////////////////////////////////////////////////////////////////
 161 ///////////////////////// EXC ISR               /////////////////////////////
 162 /////////////////////////////////////////////////////////////////////////////
 163
 164  EXC_ISR :
 165
 166 RTX;
 167
 168 .dw 0xFFFF
 169 .dw 0xFFFF
 170 .dw 0xFFFF
 171 .dw 0xFFFF
 172 .dw 0xFFFF
 173 .dw 0xFFFF
 174 .dw 0xFFFF
 175
 176 /////////////////////////////////////////////////////////////////////////////
 177 ///////////////////////// HWE ISR               /////////////////////////////
 178 /////////////////////////////////////////////////////////////////////////////
 179
 180  HWE_ISR :
 181
 182 RTI;
 183
 184 .dw 0xFFFF
 185 .dw 0xFFFF
 186 .dw 0xFFFF
 187 .dw 0xFFFF
 188 .dw 0xFFFF
 189 .dw 0xFFFF
 190 .dw 0xFFFF
 191
 192 /////////////////////////////////////////////////////////////////////////////
 193 ///////////////////////// TMR ISR               /////////////////////////////
 194 /////////////////////////////////////////////////////////////////////////////
 195
 196  TMR_ISR :
 197
 198 RTI;
 199
 200 .dw 0xFFFF
 201 .dw 0xFFFF
 202 .dw 0xFFFF
 203 .dw 0xFFFF
 204 .dw 0xFFFF
 205 .dw 0xFFFF
 206 .dw 0xFFFF
 207
 208 /////////////////////////////////////////////////////////////////////////////
 209 ///////////////////////// IGV7 ISR              /////////////////////////////
 210 /////////////////////////////////////////////////////////////////////////////
 211
 212  IGV7_ISR :
 213
 214 RTI;
 215
 216 .dw 0xFFFF
 217 .dw 0xFFFF
 218 .dw 0xFFFF
 219 .dw 0xFFFF
 220 .dw 0xFFFF
 221 .dw 0xFFFF
 222 .dw 0xFFFF
 223
 224 /////////////////////////////////////////////////////////////////////////////
 225 ///////////////////////// IGV8 ISR              /////////////////////////////
 226 /////////////////////////////////////////////////////////////////////////////
 227
 228  IGV8_ISR :
 229
 230 RTI;
 231
 232 .dw 0xFFFF
 233 .dw 0xFFFF
 234 .dw 0xFFFF
 235 .dw 0xFFFF
 236 .dw 0xFFFF
 237 .dw 0xFFFF
 238 .dw 0xFFFF
 239
 240 /////////////////////////////////////////////////////////////////////////////
 241 ///////////////////////// IGV9 ISR              /////////////////////////////
 242 /////////////////////////////////////////////////////////////////////////////
 243
 244  IGV9_ISR :
 245
 246 RTI;
 247
 248 .dw 0xFFFF
 249 .dw 0xFFFF
 250 .dw 0xFFFF
 251 .dw 0xFFFF
 252 .dw 0xFFFF
 253 .dw 0xFFFF
 254 .dw 0xFFFF
 255
 256 /////////////////////////////////////////////////////////////////////////////
 257 ///////////////////////// IGV10 ISR             /////////////////////////////
 258 /////////////////////////////////////////////////////////////////////////////
 259
 260  IGV10_ISR :
 261
 262 RTI;
 263
 264 .dw 0xFFFF
 265 .dw 0xFFFF
 266 .dw 0xFFFF
 267 .dw 0xFFFF
 268 .dw 0xFFFF
 269 .dw 0xFFFF
 270 .dw 0xFFFF
 271
 272 /////////////////////////////////////////////////////////////////////////////
 273 ///////////////////////// IGV11 ISR             /////////////////////////////
 274 /////////////////////////////////////////////////////////////////////////////
 275
 276  IGV11_ISR :
 277
 278 RTI;
 279
 280 .dw 0xFFFF
 281 .dw 0xFFFF
 282 .dw 0xFFFF
 283 .dw 0xFFFF
 284 .dw 0xFFFF
 285 .dw 0xFFFF
 286 .dw 0xFFFF
 287
 288 /////////////////////////////////////////////////////////////////////////////
 289 ///////////////////////// IGV12 ISR             /////////////////////////////
 290 /////////////////////////////////////////////////////////////////////////////
 291
 292  IGV12_ISR :
 293
 294 RTI;
 295
 296 .dw 0xFFFF
 297 .dw 0xFFFF
 298 .dw 0xFFFF
 299 .dw 0xFFFF
 300 .dw 0xFFFF
 301 .dw 0xFFFF
 302 .dw 0xFFFF
 303
 304 /////////////////////////////////////////////////////////////////////////////
 305 ///////////////////////// IGV13 ISR             /////////////////////////////
 306 /////////////////////////////////////////////////////////////////////////////
 307
 308  IGV13_ISR :
 309
 310 RTI;
 311
 312 .dw 0xFFFF
 313 .dw 0xFFFF
 314 .dw 0xFFFF
 315 .dw 0xFFFF
 316 .dw 0xFFFF
 317 .dw 0xFFFF
 318 .dw 0xFFFF
 319
 320 /////////////////////////////////////////////////////////////////////////////
 321 ///////////////////////// IGV14 ISR             /////////////////////////////
 322 /////////////////////////////////////////////////////////////////////////////
 323
 324  IGV14_ISR :
 325
 326 RTI;
 327
 328 .dw 0xFFFF
 329 .dw 0xFFFF
 330 .dw 0xFFFF
 331 .dw 0xFFFF
 332 .dw 0xFFFF
 333 .dw 0xFFFF
 334 .dw 0xFFFF
 335
 336 /////////////////////////////////////////////////////////////////////////////
 337 ///////////////////////// IGV15 ISR             /////////////////////////////
 338 /////////////////////////////////////////////////////////////////////////////
 339
 340  IGV15_ISR :
 341
 342 RTI;
 343
 344 .dw 0xFFFF
 345 .dw 0xFFFF
 346 .dw 0xFFFF
 347 .dw 0xFFFF
 348 .dw 0xFFFF
 349 .dw 0xFFFF
 350 .dw 0xFFFF
 351
 352 /////////////////////////////////////////////////////////////////////////////
 353 ///////////////////////// USER CODE             /////////////////////////////
 354 /////////////////////////////////////////////////////////////////////////////
 355
 356
 357  USER_CODE :
 358
 359     P0 = 0x5 (Z);
 360     P1 = 0xa (Z);
 361
 362     P2 = 0x0100 (Z);
 363     P2.H = 0x00f0;
 364
 365 LD32_LABEL(r0, L0T);
 366 LD32_LABEL(r1, L0B);
 367 LSETUP ( L0T , L0B ) LC0 = P0;
 368 L0T:R2 += 1;
 369     R3 += 2;
 370     R4 += 3;
 371     R5 += 4;
 372     R6 += 5;
 373     R7 += 6;
 374     R0 += 2;
 375     R1 += 2;
 376 LT0 = R0;
 377 LB0 = R1;
 378 L0B:R7 += 6;
 379     R2 += 1;
 380     R3 += 2;
 381     R4 += 3;
 382     R5 += 4;
 383     R6 += 5;
 384
 385 LD32_LABEL(r0, L1T);
 386 LD32_LABEL(r1, L1B);
 387 LSETUP ( L1T , L1B ) LC1 = P0;
 388 L1T:R2 += 1;
 389     R3 += 2;
 390     R4 += 3;
 391     R5 += 4;
 392     R6 += 5;
 393     R7 += 6;
 394     R0 += 2;
 395     R1 += 2;
 396 LT1 = R0;
 397 LB1 = R1;
 398 L1B:R7 += 6;
 399     R2 += 1;
 400     R3 += 2;
 401     R4 += 3;
 402     R5 += 4;
 403     R6 += 5;
 404
 405 LD32_LABEL(r0, L2T);
 406 LD32_LABEL(r1, L2B);
 407 LSETUP ( L2T , L2B ) LC0 = P0;
 408 L2T:R2 += 1;
 409     R3 += 2;
 410     R4 += 3;
 411     R5 += 4;
 412     R6 += 5;
 413     R7 += 6;
 414     R0 += 2;
 415     R1 += -2;
 416 LT0 = R0;
 417 LB0 = R1;
 418     R7 += 6;
 419     R2 += 1;
 420     R3 += 2;
 421     R4 += 3;
 422     R5 += 4;
 423 L2B:R6 += 5;
 424
 425 LD32_LABEL(r0, L3T);
 426 LD32_LABEL(r1, L3B);
 427 LSETUP ( L3T , L3B ) LC1 = P0;
 428 L3T:R2 += 1;
 429     R3 += 2;
 430     R4 += 3;
 431     R5 += 4;
 432     R6 += 5;
 433     R7 += 6;
 434     R0 += 2;
 435     R1 += -2;
 436 LT1 = R0;
 437 LB1 = R1;
 438     R7 += 6;
 439     R2 += 1;
 440     R3 += 2;
 441     R4 += 3;
 442     R5 += 4;
 443 L3B:R6 += 5;
 444
 445 NOP;
 446 NOP;
 447 NOP;
 448 dbg_pass;        // Call Endtest Macro
 449
 450 /////////////////////////////////////////////////////////////////////////////
 451 ///////////////////////// DATA MEMRORY          /////////////////////////////
 452 /////////////////////////////////////////////////////////////////////////////
 453
 454 .section MEM_DATA_ADDR_1 //.data 0x00F00100,"aw"
 455 .dd 0x01010101;
 456 .dd 0x02020202;
 457 .dd 0x03030303;
 458 .dd 0x04040404;
 459 .dd 0x05050505;
 460 .dd 0x06060606;
 461 .dd 0x07070707;
 462 .dd 0x08080808;
 463 .dd 0x09090909;
 464 .dd 0x0a0a0a0a;
 465 .dd 0x0b0b0b0b;
 466 .dd 0x0c0c0c0c;
 467 .dd 0x0d0d0d0d;
 468 .dd 0x0e0e0e0e;
 469 .dd 0x0f0f0f0f;
 470
 471 // Define Kernal Stack
 472 .data
 473     .space (STACKSIZE); //<< WARNING: LINE MAY NEED MANUAL TRANSLATION >>
 474      KSTACK :
 475
 476     .space (STACKSIZE);
 477      USTACK :
 478
 479 /////////////////////////////////////////////////////////////////////////////
 480 ///////////////////////// END OF TEST           /////////////////////////////
 481 /////////////////////////////////////////////////////////////////////////////