include/opcode/ChangeLog

   1 2011-04-18  Julian Brown  <julian@codesourcery.com>
   2
   3         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
   4
   5 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
   6
   7         PR gas/12296
   8         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
   9
  10 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
  11
  12         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
  13         New instruction set flags.
  14         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
  15
  16 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
  17
  18         * mips.h (M_PREF_AB): New enum value.
  19
  20 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
  21
  22         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
  23         M_IU): Define.
  24         (is_macmod_pmove, is_macmod_hmove): New functions.
  25
  26 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
  27
  28         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
  29
  30 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
  31
  32         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
  33         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
  34
  35 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  36
  37         PR gas/11395
  38         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
  39         "bb" entries.
  40
  41 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  42
  43         PR gas/11395
  44         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
  45
  46 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
  47
  48         * mips.h: Update commentary after last commit.
  49
  50 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
  51
  52         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
  53         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
  54         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
  55
  56 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
  57
  58         * mips.h: Fix previous commit.
  59
  60 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
  61
  62         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
  63         (INSN_LOONGSON_3A): Clear bit 31.
  64
  65 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
  66
  67         PR gas/12198
  68         * arm.h (ARM_AEXT_V6M_ONLY): New define.
  69         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
  70         (ARM_ARCH_V6M_ONLY): New define.
  71
  72 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
  73
  74         * mips.h (INSN_LOONGSON_3A): Defined.
  75         (CPU_LOONGSON_3A): Defined.
  76         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
  77
  78 2010-10-09  Matt Rice  <ratmice@gmail.com>
  79
  80         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
  81         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
  82
  83 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
  84
  85         * arm.h (ARM_EXT_VIRT): New define.
  86         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
  87         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
  88         Extensions.
  89
  90 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
  91
  92         * arm.h (ARM_AEXT_ADIV): New define.
  93         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
  94
  95 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
  96
  97         * arm.h (ARM_EXT_OS): New define.
  98         (ARM_AEXT_V6SM): Likewise.
  99         (ARM_ARCH_V6SM): Likewise.
 100
 101 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 102
 103         * arm.h (ARM_EXT_MP): Add.
 104         (ARM_ARCH_V7A_MP): Likewise.
 105
 106 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 107
 108         * bfin.h: Declare pseudoChr structs/defines.
 109
 110 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 111
 112         * bfin.h: Strip trailing whitespace.
 113
 114 2010-07-29  DJ Delorie  <dj@redhat.com>
 115
 116         * rx.h (RX_Operand_Type): Add TwoReg.
 117         (RX_Opcode_ID): Remove ediv and ediv2.
 118
 119 2010-07-27  DJ Delorie  <dj@redhat.com>
 120
 121         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 122
 123 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 124             Ina Pandit  <ina.pandit@kpitcummins.com>
 125
 126         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 127         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 128         PROCESSOR_V850E2_ALL.
 129         Remove PROCESSOR_V850EA support.
 130         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 131         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 132         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 133         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 134         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 135         V850_OPERAND_PERCENT.
 136         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 137         V850_NOT_R0.
 138         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 139         and V850E_PUSH_POP
 140
 141 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 142
 143         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 144         (MIPS16_INSN_BRANCH): Rename to...
 145         (MIPS16_INSN_COND_BRANCH): ... this.
 146
 147 2010-07-03  Alan Modra  <amodra@gmail.com>
 148
 149         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 150         Renumber other PPC_OPCODE defines.
 151
 152 2010-07-03  Alan Modra  <amodra@gmail.com>
 153
 154         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 155
 156 2010-06-29  Alan Modra  <amodra@gmail.com>
 157
 158         * maxq.h: Delete file.
 159
 160 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 161
 162         * ppc.h (PPC_OPCODE_E500): Define.
 163
 164 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 165
 166         * opcode/mips.h (INSN_MIPS16): Remove.
 167
 168 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 169
 170         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 171
 172 2010-04-15  Nick Clifton  <nickc@redhat.com>
 173
 174         * alpha.h: Update copyright notice to use GPLv3.
 175         * arc.h: Likewise.
 176         * arm.h: Likewise.
 177         * avr.h: Likewise.
 178         * bfin.h: Likewise.
 179         * cgen.h: Likewise.
 180         * convex.h: Likewise.
 181         * cr16.h: Likewise.
 182         * cris.h: Likewise.
 183         * crx.h: Likewise.
 184         * d10v.h: Likewise.
 185         * d30v.h: Likewise.
 186         * dlx.h: Likewise.
 187         * h8300.h: Likewise.
 188         * hppa.h: Likewise.
 189         * i370.h: Likewise.
 190         * i386.h: Likewise.
 191         * i860.h: Likewise.
 192         * i960.h: Likewise.
 193         * ia64.h: Likewise.
 194         * m68hc11.h: Likewise.
 195         * m68k.h: Likewise.
 196         * m88k.h: Likewise.
 197         * maxq.h: Likewise.
 198         * mips.h: Likewise.
 199         * mmix.h: Likewise.
 200         * mn10200.h: Likewise.
 201         * mn10300.h: Likewise.
 202         * msp430.h: Likewise.
 203         * np1.h: Likewise.
 204         * ns32k.h: Likewise.
 205         * or32.h: Likewise.
 206         * pdp11.h: Likewise.
 207         * pj.h: Likewise.
 208         * pn.h: Likewise.
 209         * ppc.h: Likewise.
 210         * pyr.h: Likewise.
 211         * rx.h: Likewise.
 212         * s390.h: Likewise.
 213         * score-datadep.h: Likewise.
 214         * score-inst.h: Likewise.
 215         * sparc.h: Likewise.
 216         * spu-insns.h: Likewise.
 217         * spu.h: Likewise.
 218         * tic30.h: Likewise.
 219         * tic4x.h: Likewise.
 220         * tic54x.h: Likewise.
 221         * tic80.h: Likewise.
 222         * v850.h: Likewise.
 223         * vax.h: Likewise.
 224
 225 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 226
 227         * tic6x-control-registers.h, tic6x-insn-formats.h,
 228         tic6x-opcode-table.h, tic6x.h: New.
 229
 230 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 231
 232         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 233
 234 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 235
 236         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 237
 238 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 239
 240         * ia64.h (ia64_find_opcode): Remove argument name.
 241         (ia64_find_next_opcode): Likewise.
 242         (ia64_dis_opcode): Likewise.
 243         (ia64_free_opcode): Likewise.
 244         (ia64_find_dependency): Likewise.
 245
 246 2009-11-22  Doug Evans  <dje@sebabeach.org>
 247
 248         * cgen.h: Include bfd_stdint.h.
 249         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 250
 251 2009-11-18  Paul Brook  <paul@codesourcery.com>
 252
 253         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 254
 255 2009-11-17  Paul Brook  <paul@codesourcery.com>
 256         Daniel Jacobowitz  <dan@codesourcery.com>
 257
 258         * arm.h (ARM_EXT_V6_DSP): Define.
 259         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 260         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 261
 262 2009-11-04  DJ Delorie  <dj@redhat.com>
 263
 264         * rx.h (rx_decode_opcode) (mvtipl): Add.
 265         (mvtcp, mvfcp, opecp): Remove.
 266
 267 2009-11-02  Paul Brook  <paul@codesourcery.com>
 268
 269         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 270         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 271         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 272         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 273         FPU_ARCH_NEON_VFP_V4): Define.
 274
 275 2009-10-23  Doug Evans  <dje@sebabeach.org>
 276
 277         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 278         * cgen.h: Update.  Improve multi-inclusion macro name.
 279
 280 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 281
 282         * ppc.h (PPC_OPCODE_476): Define.
 283
 284 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 285
 286         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 287
 288 2009-09-29  DJ Delorie  <dj@redhat.com>
 289
 290         * rx.h: New file.
 291
 292 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 293
 294         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 295
 296 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 297
 298         * ppc.h (PPC_OPCODE_PPCA2): New.
 299
 300 2009-09-05  Martin Thuresson  <martin@mtme.org>
 301
 302         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 303
 304 2009-08-29  Martin Thuresson  <martin@mtme.org>
 305
 306         * tic30.h (template): Rename type template to
 307         insn_template. Updated code to use new name.
 308         * tic54x.h (template): Rename type template to
 309         insn_template.
 310
 311 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 312
 313         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 314
 315 2009-06-11  Anthony Green  <green@moxielogic.com>
 316
 317         * moxie.h (MOXIE_F3_PCREL): Define.
 318         (moxie_form3_opc_info): Grow.
 319
 320 2009-06-06  Anthony Green  <green@moxielogic.com>
 321
 322         * moxie.h (MOXIE_F1_M): Define.
 323
 324 2009-04-15  Anthony Green  <green@moxielogic.com>
 325
 326         * moxie.h: Created.
 327
 328 2009-04-06  DJ Delorie  <dj@redhat.com>
 329
 330         * h8300.h: Add relaxation attributes to MOVA opcodes.
 331
 332 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 333
 334         * ppc.h (ppc_parse_cpu): Declare.
 335
 336 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 337
 338         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 339         and _IMM11 for mbitclr and mbitset.
 340         * score-datadep.h: Update dependency information.
 341
 342 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 343
 344         * ppc.h (PPC_OPCODE_POWER7): New.
 345
 346 2009-02-06  Doug Evans  <dje@google.com>
 347
 348         * i386.h: Add comment regarding sse* insns and prefixes.
 349
 350 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 351
 352         * mips.h (INSN_XLR): Define.
 353         (INSN_CHIP_MASK): Update.
 354         (CPU_XLR): Define.
 355         (OPCODE_IS_MEMBER): Update.
 356         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 357
 358 2009-01-28  Doug Evans  <dje@google.com>
 359
 360         * opcode/i386.h: Add multiple inclusion protection.
 361         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 362         (EDI_REG_NUM): New macros.
 363         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 364         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 365         (REX_PREFIX_P): New macro.
 366
 367 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 368
 369         * ppc.h (struct powerpc_opcode): New field "deprecated".
 370         (PPC_OPCODE_NOPOWER4): Delete.
 371
 372 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 373
 374         * mips.h: Define CPU_R14000, CPU_R16000.
 375         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 376
 377 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 378
 379         * arm.h (FPU_NEON_FP16): New.
 380         (FPU_ARCH_NEON_FP16): New.
 381
 382 2008-11-06  Chao-ying Fu  <fu@mips.com>
 383
 384         * mips.h: Doucument '1' for 5-bit sync type.
 385
 386 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 387
 388         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 389         IA64_RS_CR.
 390
 391 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 392
 393         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 394
 395 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 396
 397         * ppc.h (PPC_OPCODE_405): Define.
 398         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 399
 400 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 401
 402         * ppc.h (ppc_cpu_t): New typedef.
 403         (struct powerpc_opcode <flags>): Use it.
 404         (struct powerpc_operand <insert, extract>): Likewise.
 405         (struct powerpc_macro <flags>): Likewise.
 406
 407 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 408
 409         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 410         Update comment before MIPS16 field descriptors to mention MIPS16.
 411         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 412         BBIT.
 413         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 414         New bit masks and shift counts for cins and exts.
 415
 416         * mips.h: Document new field descriptors +Q.
 417         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 418
 419 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 420
 421         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 422         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 423
 424 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 425
 426         * ppc.h: (PPC_OPCODE_E500MC): New.
 427
 428 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 429
 430         * i386.h (MAX_OPERANDS): Set to 5.
 431         (MAX_MNEM_SIZE): Changed to 20.
 432
 433 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 434
 435         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 436
 437 2008-03-09  Paul Brook  <paul@codesourcery.com>
 438
 439         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 440
 441 2008-03-04  Paul Brook  <paul@codesourcery.com>
 442
 443         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 444         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 445         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 446
 447 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 448             Nick Clifton  <nickc@redhat.com>
 449
 450         PR 3134
 451         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 452         with a 32-bit displacement but without the top bit of the 4th byte
 453         set.
 454
 455 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 456
 457         * cr16.h (cr16_num_optab): Declared.
 458
 459 2008-02-14  Hakan Ardo  <hakan@debian.org>
 460
 461         PR gas/2626
 462         * avr.h (AVR_ISA_2xxe): Define.
 463
 464 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 465
 466         * mips.h: Update copyright.
 467         (INSN_CHIP_MASK): New macro.
 468         (INSN_OCTEON): New macro.
 469         (CPU_OCTEON): New macro.
 470         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 471
 472 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 473
 474         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 475
 476 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 477
 478         * avr.h (AVR_ISA_USB162): Add new opcode set.
 479         (AVR_ISA_AVR3): Likewise.
 480
 481 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 482
 483         * mips.h (INSN_LOONGSON_2E): New.
 484         (INSN_LOONGSON_2F): New.
 485         (CPU_LOONGSON_2E): New.
 486         (CPU_LOONGSON_2F): New.
 487         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 488
 489 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 490
 491         * mips.h (INSN_ISA*): Redefine certain values as an
 492         enumeration.  Update comments.
 493         (mips_isa_table): New.
 494         (ISA_MIPS*): Redefine to match enumeration.
 495         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 496         values.
 497
 498 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 499
 500         * ppc.h (PPC_OPCODE_PPCPS): New.
 501
 502 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 503
 504         * m68k.h: Document j K & E.
 505
 506 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 507
 508         * cr16.h: New file for CR16 target.
 509
 510 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 511
 512         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 513
 514 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 515
 516         * m68k.h (mcfisa_c): New.
 517         (mcfusp, mcf_mask): Adjust.
 518
 519 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 520
 521         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 522         (num_powerpc_operands): Declare.
 523         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 524         (PPC_OPERAND_PLUS1): Define.
 525
 526 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 527
 528         * i386.h (REX_MODE64): Renamed to ...
 529         (REX_W): This.
 530         (REX_EXTX): Renamed to ...
 531         (REX_R): This.
 532         (REX_EXTY): Renamed to ...
 533         (REX_X): This.
 534         (REX_EXTZ): Renamed to ...
 535         (REX_B): This.
 536
 537 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 538
 539         * i386.h: Add entries from config/tc-i386.h and move tables
 540         to opcodes/i386-opc.h.
 541
 542 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 543
 544         * i386.h (FloatDR): Removed.
 545         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 546
 547 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 548
 549         * spu-insns.h: Add soma double-float insns.
 550
 551 2007-02-20  Thiemo Seufer  <ths@mips.com>
 552             Chao-Ying Fu  <fu@mips.com>
 553
 554         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 555         (INSN_DSPR2): Add flag for DSP R2 instructions.
 556         (M_BALIGN): New macro.
 557
 558 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 559
 560         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 561         and Seg3ShortFrom with Shortform.
 562
 563 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 564
 565         PR gas/4027
 566         * i386.h (i386_optab): Put the real "test" before the pseudo
 567         one.
 568
 569 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 570
 571         * m68k.h (m68010up): OR fido_a.
 572
 573 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 574
 575         * m68k.h (fido_a): New.
 576
 577 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 578
 579         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 580         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 581         values.
 582
 583 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 584
 585         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 586
 587 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 588
 589         * score-inst.h (enum score_insn_type): Add Insn_internal.
 590
 591 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 592             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 593             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 594             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 595             Alan Modra  <amodra@bigpond.net.au>
 596
 597         * spu-insns.h: New file.
 598         * spu.h: New file.
 599
 600 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 601
 602         * ppc.h (PPC_OPCODE_CELL): Define.
 603
 604 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 605
 606         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 607         in amdfam10 architecture.
 608
 609 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 610
 611         * i386.h: Replace CpuMNI with CpuSSSE3.
 612
 613 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 614             Joseph Myers  <joseph@codesourcery.com>
 615             Ian Lance Taylor  <ian@wasabisystems.com>
 616             Ben Elliston  <bje@wasabisystems.com>
 617
 618         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 619
 620 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 621
 622         * score-datadep.h: New file.
 623         * score-inst.h: New file.
 624
 625 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 626
 627         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 628         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 629         movdq2q and movq2dq.
 630
 631 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 632            Michael Meissner             <michael.meissner@amd.com>
 633
 634         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 635
 636 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 637
 638         * i386.h (i386_optab): Add "nop" with memory reference.
 639
 640 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 641
 642         * i386.h (i386_optab): Update comment for 64bit NOP.
 643
 644 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 645             Anton Blanchard  <anton@samba.org>
 646
 647         * ppc.h (PPC_OPCODE_POWER6): Define.
 648         Adjust whitespace.
 649
 650 2006-06-05  Thiemo Seufer  <ths@mips.com>
 651
 652         * mips.h: Improve description of MT flags.
 653
 654 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 655
 656         * m68k.h (mcf_mask): Define.
 657
 658 2006-05-05  Thiemo Seufer  <ths@mips.com>
 659             David Ung  <davidu@mips.com>
 660
 661         * mips.h (enum): Add macro M_CACHE_AB.
 662
 663 2006-05-04  Thiemo Seufer  <ths@mips.com>
 664             Nigel Stephens  <nigel@mips.com>
 665             David Ung  <davidu@mips.com>
 666
 667         * mips.h: Add INSN_SMARTMIPS define.
 668
 669 2006-04-30  Thiemo Seufer  <ths@mips.com>
 670             David Ung  <davidu@mips.com>
 671
 672         * mips.h: Defines udi bits and masks.  Add description of
 673         characters which may appear in the args field of udi
 674         instructions.
 675
 676 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 677
 678         * mips.h: Improve comments describing the bitfield instruction
 679         fields.
 680
 681 2006-04-26  Julian Brown  <julian@codesourcery.com>
 682
 683         * arm.h (FPU_VFP_EXT_V3): Define constant.
 684         (FPU_NEON_EXT_V1): Likewise.
 685         (FPU_VFP_HARD): Update.
 686         (FPU_VFP_V3): Define macro.
 687         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 688
 689 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 690
 691         * avr.h (AVR_ISA_PWMx): New.
 692
 693 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 694
 695         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 696         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 697         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 698         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 699         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 700
 701 2006-03-10  Paul Brook  <paul@codesourcery.com>
 702
 703         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 704
 705 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 706
 707         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 708         first.  Correct mask of bb "B" opcode.
 709
 710 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 711
 712         * i386.h (i386_optab): Support Intel Merom New Instructions.
 713
 714 2006-02-24  Paul Brook  <paul@codesourcery.com>
 715
 716         * arm.h: Add V7 feature bits.
 717
 718 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 719
 720         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 721
 722 2006-01-31  Paul Brook  <paul@codesourcery.com>
 723         Richard Earnshaw <rearnsha@arm.com>
 724
 725         * arm.h: Use ARM_CPU_FEATURE.
 726         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 727         (arm_feature_set): Change to a structure.
 728         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 729         ARM_FEATURE): New macros.
 730
 731 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 732
 733         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 734         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 735         (ADD_PC_INCR_OPCODE): Don't define.
 736
 737 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 738
 739         PR gas/1874
 740         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 741
 742 2005-11-14  David Ung  <davidu@mips.com>
 743
 744         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 745         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 746         save/restore encoding of the args field.
 747
 748 2005-10-28  Dave Brolley  <brolley@redhat.com>
 749
 750         Contribute the following changes:
 751         2005-02-16  Dave Brolley  <brolley@redhat.com>
 752
 753         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 754         cgen_isa_mask_* to cgen_bitset_*.
 755         * cgen.h: Likewise.
 756
 757         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 758
 759         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 760         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 761         (CGEN_CPU_TABLE): Make isas a ponter.
 762
 763         2003-09-29  Dave Brolley  <brolley@redhat.com>
 764
 765         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 766         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 767         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 768
 769         2002-12-13  Dave Brolley  <brolley@redhat.com>
 770
 771         * cgen.h (symcat.h): #include it.
 772         (cgen-bitset.h): #include it.
 773         (CGEN_ATTR_VALUE_TYPE): Now a union.
 774         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 775         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 776         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 777         * cgen-bitset.h: New file.
 778
 779 2005-09-30  Catherine Moore  <clm@cm00re.com>
 780
 781         * bfin.h: New file.
 782
 783 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 784
 785         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 786         indirect operands.
 787
 788 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 789
 790         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 791         Add FLAG_STRICT to pa10 ftest opcode.
 792
 793 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 794
 795         * hppa.h (pa_opcodes): Remove lha entries.
 796
 797 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 798
 799         * hppa.h (FLAG_STRICT): Revise comment.
 800         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 801         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 802         entries for "fdc".
 803
 804 2005-09-30  Catherine Moore  <clm@cm00re.com>
 805
 806         * bfin.h: New file.
 807
 808 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 809
 810         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 811
 812 2005-09-06  Chao-ying Fu  <fu@mips.com>
 813
 814         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 815         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 816         define.
 817         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 818         (INSN_ASE_MASK): Update to include INSN_MT.
 819         (INSN_MT): New define for MT ASE.
 820
 821 2005-08-25  Chao-ying Fu  <fu@mips.com>
 822
 823         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 824         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 825         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 826         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 827         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 828         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 829         instructions.
 830         (INSN_DSP): New define for DSP ASE.
 831
 832 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 833
 834         * a29k.h: Delete.
 835
 836 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 837
 838         * ppc.h (PPC_OPCODE_E300): Define.
 839
 840 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 841
 842         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 843
 844 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 845
 846         PR gas/336
 847         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 848         and pitlb.
 849
 850 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 851
 852         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 853         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 854         Add movq-s as 64-bit variants of movd-s.
 855
 856 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 857
 858         * hppa.h: Fix punctuation in comment.
 859
 860         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 861         implicit space-register addressing.  Set space-register bits on opcodes
 862         using implicit space-register addressing.  Add various missing pa20
 863         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 864         space-register addressing.  Use "fE" instead of "fe" in various
 865         fstw opcodes.
 866
 867 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 868
 869         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 870
 871 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 872
 873         * i386.h (i386_optab): Support Intel VMX Instructions.
 874
 875 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 876
 877         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 878
 879 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 880
 881         * i386.h (i386_optab): Add new insns.
 882
 883 2005-07-01  Nick Clifton  <nickc@redhat.com>
 884
 885         * sparc.h: Add typedefs to structure declarations.
 886
 887 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 888
 889         PR 1013
 890         * i386.h (i386_optab): Update comments for 64bit addressing on
 891         mov. Allow 64bit addressing for mov and movq.
 892
 893 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 894
 895         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 896         respectively, in various floating-point load and store patterns.
 897
 898 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 899
 900         * hppa.h (FLAG_STRICT): Correct comment.
 901         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 902         PA 2.0 mneumonics when equivalent.  Entries with cache control
 903         completers now require PA 1.1.  Adjust whitespace.
 904
 905 2005-05-19  Anton Blanchard  <anton@samba.org>
 906
 907         * ppc.h (PPC_OPCODE_POWER5): Define.
 908
 909 2005-05-10  Nick Clifton  <nickc@redhat.com>
 910
 911         * Update the address and phone number of the FSF organization in
 912         the GPL notices in the following files:
 913         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 914         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 915         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 916         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 917         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 918         tic54x.h, tic80.h, v850.h, vax.h
 919
 920 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 921
 922         * i386.h (i386_optab): Add ht and hnt.
 923
 924 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 925
 926         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 927         Add xcrypt-ctr.  Provide aliases without hyphens.
 928
 929 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 930
 931         Moved from ../ChangeLog
 932
 933         2005-04-12  Paul Brook  <paul@codesourcery.com>
 934         * m88k.h: Rename psr macros to avoid conflicts.
 935
 936         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 937         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 938         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 939         and ARM_ARCH_V6ZKT2.
 940
 941         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 942         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 943         Remove redundant instruction types.
 944         (struct argument): X_op - new field.
 945         (struct cst4_entry): Remove.
 946         (no_op_insn): Declare.
 947
 948         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 949         * crx.h (enum argtype): Rename types, remove unused types.
 950
 951         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 952         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 953         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 954         (enum operand_type): Rearrange operands, edit comments.
 955         replace us<N> with ui<N> for unsigned immediate.
 956         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 957         displacements (respectively).
 958         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 959         (instruction type): Add NO_TYPE_INS.
 960         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 961         (operand_entry): New field - 'flags'.
 962         (operand flags): New.
 963
 964         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 965         * crx.h (operand_type): Remove redundant types i3, i4,
 966         i5, i8, i12.
 967         Add new unsigned immediate types us3, us4, us5, us16.
 968
 969 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 970
 971         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 972         adjust them accordingly.
 973
 974 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 975
 976         * i386.h (i386_optab): Add rdtscp.
 977
 978 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 979
 980         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 981         between memory and segment register. Allow movq for moving between
 982         general-purpose register and segment register.
 983
 984 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 985
 986         PR gas/707
 987         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 988         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 989         fnstsw.
 990
 991 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 992
 993         * m68k.h (m68008, m68ec030, m68882): Remove.
 994         (m68k_mask): New.
 995         (cpu_m68k, cpu_cf): New.
 996         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 997         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 998
 999 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1000
1001         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1002         * cgen.h (enum cgen_parse_operand_type): Add
1003         CGEN_PARSE_OPERAND_SYMBOLIC.
1004
1005 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1006
1007         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1008         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1009         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1010
1011 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1012
1013         * mips.h (struct mips_opcode): Add new pinfo2 member.
1014         (INSN_ALIAS): New define for opcode table entries that are
1015         specific instances of another entry, such as 'move' for an 'or'
1016         with a zero operand.
1017         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1018         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1019
1020 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1021
1022         * mips.h (CPU_RM9000): Define.
1023         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1024
1025 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1026
1027         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1028         to/from test registers are illegal in 64-bit mode. Add missing
1029         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1030         (previously one had to explicitly encode a rex64 prefix). Re-enable
1031         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1032         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1033
1034 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1035
1036         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1037         available only with SSE2. Change the MMX additions introduced by SSE
1038         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1039         instructions by their now designated identifier (since combining i686
1040         and 3DNow! does not really imply 3DNow!A).
1041
1042 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1043
1044         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1045         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1046
1047 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1048             Vineet Sharma      <vineets@noida.hcltech.com>
1049
1050         * maxq.h: New file: Disassembly information for the maxq port.
1051
1052 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1053
1054         * i386.h (i386_optab): Put back "movzb".
1055
1056 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1057
1058         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1059         comments.  Remove member cris_ver_sim.  Add members
1060         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1061         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1062         (struct cris_support_reg, struct cris_cond15): New types.
1063         (cris_conds15): Declare.
1064         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1065         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1066         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1067         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1068         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1069         SIZE_FIELD_UNSIGNED.
1070
1071 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1072
1073         * i386.h (sldx_Suf): Remove.
1074         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1075         (q_FP): Define, implying no REX64.
1076         (x_FP, sl_FP): Imply FloatMF.
1077         (i386_optab): Split reg and mem forms of moving from segment registers
1078         so that the memory forms can ignore the 16-/32-bit operand size
1079         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1080         all non-floating-point instructions. Unite 32- and 64-bit forms of
1081         movsx, movzx, and movd. Adjust floating point operations for the above
1082         changes to the *FP macros. Add DefaultSize to floating point control
1083         insns operating on larger memory ranges. Remove left over comments
1084         hinting at certain insns being Intel-syntax ones where the ones
1085         actually meant are already gone.
1086
1087 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1088
1089         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1090         instruction type.
1091
1092 2004-09-30  Paul Brook  <paul@codesourcery.com>
1093
1094         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1095         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1096
1097 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1098
1099         * avr.h: Add support for
1100         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1101
1102 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1103
1104         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1105
1106 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1107
1108         * msp430.h (msp430_opc): Add new instructions.
1109         (msp430_rcodes): Declare new instructions.
1110         (msp430_hcodes): Likewise..
1111
1112 2004-08-13  Nick Clifton  <nickc@redhat.com>
1113
1114         PR/301
1115         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1116         processors.
1117
1118 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1119
1120         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1121
1122 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1123
1124         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1125
1126 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1127
1128         * i386.h: Adjust instruction descriptions to better match the
1129         specification.
1130
1131 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1132
1133         * arm.h: Remove all old content.  Replace with architecture defines
1134         from gas/config/tc-arm.c.
1135
1136 2004-07-09  Andreas Schwab  <schwab@suse.de>
1137
1138         * m68k.h: Fix comment.
1139
1140 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1141
1142         * crx.h: New file.
1143
1144 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1145
1146         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1147
1148 2004-05-24  Peter Barada  <peter@the-baradas.com>
1149
1150         * m68k.h: Add 'size' to m68k_opcode.
1151
1152 2004-05-05  Peter Barada  <peter@the-baradas.com>
1153
1154         * m68k.h: Switch from ColdFire chip name to core variant.
1155
1156 2004-04-22  Peter Barada  <peter@the-baradas.com>
1157
1158         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1159         descriptions for new EMAC cases.
1160         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1161         handle Motorola MAC syntax.
1162         Allow disassembly of ColdFire V4e object files.
1163
1164 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1165
1166         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1167
1168 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1169
1170         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1171
1172 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1173
1174         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1175
1176 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1177
1178         * i386.h (i386_optab): Added xstore/xcrypt insns.
1179
1180 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1181
1182         * h8300.h (32bit ldc/stc): Add relaxing support.
1183
1184 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1185
1186         * h8300.h (BITOP): Pass MEMRELAX flag.
1187
1188 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1189
1190         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1191         except for the H8S.
1192
1193 For older changes see ChangeLog-9103
1194 \f
1195 Local Variables:
1196 mode: change-log
1197 left-margin: 8
1198 fill-column: 74
1199 version-control: never
1200 End: