Fix ttmbf/ttfrm when vstransform is 0 on HSW

This is the same fix of c7d23b1

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

No overlap smoothing for B frame in Main and Simple profiles

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=58448
Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
(cherry picked from commit 660cb88ec00a896eefc9580e691d0a07fb2870ec)

Always set Fix_Prev_Mb_skipped in AVC_BSD_OBJECT command

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=57720
Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
(cherry picked from commit f750d1b69e1aae65463eab224013b506481d8459)

render: fix rotation vertices for Ironlake.

Ironlake requires the vertex buffer to be ordered in a particular way.
More specifically, the correct order is bottom-right, bottom-left and
top-left vertices in "output" view, i.e. transformed.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit dc4d4005d0f3de59b7218506cf5b20bcef61323f)

subpicture: don't overallocate palette on 64-bit systems.

Allocate the exact amount of memory for VA image palettes on 64-bit
systems. No more.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

subpicture: fix creation of IA88/AI88 subpicture images.

IA88 format is 16bpp, with one byte for alpha and one byte for the color
index. Besides, a palette with 256 entries is also needed.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

subpicture: expose "global-alpha" is supported.

Make sure vaQuerySubpictureFormats() reports that "global-alpha" is
supported, along with "screen-coords".

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Render: Update the maximum number of WM threads

The number is stolen from Mesa.

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=57323
Signe-off-by: Xiang, Haihao <haihao.xiang@intel.com>
Tested-by: zaverel <zaverel@free.fr>
(cherry picked from commit a140c632046e50a41bf75da097834fd9954b9561)

Add IS_SNB_GT1/IS_SNB_GT2/IS_IVB_GT1/IS_IVB_GT2 and remove IS_HSW_ULT and IS_HSW_GT2_PLUS

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
(cherry picked from commit bb946b7d2c97c94ac1888195ab1d5b9c59750d23)

Adopt the same fix used in the commit 29d73dc to HSW

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

h264: fix first macroblock bit offset calculation (ILK, SNB, IVB).

Fix and simplify the scan for emulation_prevention_bytes, thus avoiding
a read beyond the end of the slice data buffer. Besides, if slice_header()
bytes are needed, use dri_bo_get_subdata() instead.

HW specific changes:
- SNB: make the HW skip the emulation prevention bytes itself.
- IVB: fix MFD_AVC_BSD_OBJECT to report the actual slice data buffer size.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit 9b7863bf49dcf8bf1de9b45ce4e986dfd1cca418)

Fix the compile error in the previous commit

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

VPP: fix the AVS steping and frame origin issue

On HSW/IVB, when the resolution of source rectangle is
not the same as src surface, or the source rectangle does
not locate at (0,0), the scaled picture is not correct,
adjust the steping size and frame origin according to the
src rectangle's location and resolution.

Signed-off-by: Li Xiaowei <xiaowei.a.li@intel.com>
Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

workaround to set VC1 overlap filter flag

Signed-off-by: Li,Xiaowei <xiaowei.a.li@intel.com>

Fill the bitplane for VC1 skip picture decoding

This is a workaround for VC1 skip picture, the corresponding
bit value in bitplane should be 1 for skip picture, but sometimes
application pass down wrong value.

Signed-off-by: Li,Xiaowei <xiaowei.a.li@intel.com>

MPEG-2 encoding on Haswell

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

MPEG-2 encoding path

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix Motion Vector

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

MPEG-2 encoding: Use pre deblocking output for reconstructed picture.

This avoids OLDB enabling for MPEG-2

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fixed an assertion failure

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Follow the vme output to configure PAK command

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Shader for MPEG-2 encoding

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix the number of MVs for MPEG-2 encoding

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

PAK command for inter macroblock

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

vme for MPEG-2 on Haswell

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

New field profile in struct intel_encoder_context

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

gen75_vme.c: Fix some indentation

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Update coded_block_pattern

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Change the max size

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Update QM/FQM matrices for MPEG-2 encoding

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

No emulation bytes for MPEG-2

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Internal flag for the coded buffer

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

rename I965_CODEDBUFFER_SIZE

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Insert some redunrant data around a slice

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Setup MFC pipeline for MPEG-2 encoding on Haswell

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Explicitly clarify features

Also simplify some MACROs

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

VPP: Add video sharpening processing feature on HSW

Video sharpening feature is implemented based on media
shared function pipeline, Y component of NV12 surface
will be sharpened.

Signed-off-by: Li Xiaowei <xiaowei.a.li@intel.com>

Fix H264 YUV400 surface render issue

All decoded frame are considered as NV12 format in driver's,
for YUV400 format senerios, we need set the chroma component
of NV12 to a constant value(0x80), otherwise the converted ARGB
from NV12 format is not correct and cause render issue.

Signed-off-by: Li Xiaowei <xiaowei.a.li@intel.com>

vc1: fix bitplane buffer size(HSW)

This fixes buffer overflow in the newly allocated Gen buffer
that holds VC-1 bitplanes.

Signed-off-by: Li,Xiaowei <xiaowei.a.li@intel.com>

vc1: fix bitplane buffer size (SNB, IVB).

This fixes buffer overflow in the newly allocated Gen buffer that holds
VC-1 bitplanes.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Render: Add four subpicture support

Signed-off-by: Li Xiaowei <xiaowei.a.li@intel.com>

Render: Add AI88/IA88 surface foramt support for subpicture

Signed off by: Li,Xiaowei A <xiaowei.a.li@intel.com>

Render: Add global alpha support for subpicture

Signed-off-by: Li Xiaowei A <xiaowei.a.li@intel.com>

Feed MFC PAK with correct MV of VME output on haswell

This is helpful to improve the video compress rate of H264 encoding.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Adjust the mode/mv cost for VME parameter based on QP for HSW

Currently it will use the same mode/mv cost regardless of QP during VME
prediction, which causes that we get the same VME prediction. It is better
that we get the different VME prediction mode based on QP, which can be
adopted by using mode/mv cost.
Now it is only applied on HSW.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the support of the chroma intra prediction on Haswell

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Fix the corrupted macroblock for AVC encoding on HSW

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add CSC conversion between RGBX and NV12 for HSW by using AVS shader

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Optimize the sampler 8x8 coefficients for AVS shader

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the csc conversion from RGBX to NV12 on Ivy

It also applies when the source type is BGRX.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add CSC conversion from NV12 to RGBX for VPP on Ivy

It also applies to the conversion from NV12 to BGRX.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

configure: add missing dependency to libm.

Build broke when trying to compile with expressive debug CFLAGS (-g3).
This was root-caused to the lack of the "-lm" linker flag. By adding a
simple autoconf check we ensure that libm is linked.

More specifically, recent VEBOX changes depend on cos() and sin() math
functions.

Signed-off-by: Joe Konno <joe.konno@intel.com>
(cherry picked from commit eb39abb70886d9277cf7d5114125cb7b22e7c362)

wayland: port to 1.0 protocol.

Previously some of the functions that this code relied upon were exported as
symbols from the wayland-client .so. However those are now autogenerated
instead and are thus included as static inlines in the header file. Therefore
we must recreated the desired functions using the function pointers found in
the vtable.

Also following the removal of the globals hash from the client code it is
necessary to setup a registry with a listener on it to receive the global
objects.

Signed-off-by: Rob Bradford <rob@linux.intel.com>
(cherry picked from commit 63db874e9c924f086bcd3518cc0f3d8c6df9ecec)

Avoid the dup of gen_free_avc_surface during compile

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Restrict the max MV number in MV prediction

This is to follow the level limits for MV number for the two
consecutive MBs in H264 Spec.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Allow to create batchbuffer based on the expected buffer size

This is to support the 4Kx4K encoding on Haswell. Otherwise the default batch
buffer size can't hold the encoding command for 4Kx4K encoding.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Remove the dup code of XXX_mfc_avc_prepare

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Remove the hard coded value to suppor the 4Kx4K encoding

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Fix the issue in i965_UnlockSurface to lock it next time

It uses the variable of locked_image_id to check whether one surface is locked
or not. But as the locked_image_id is not assigned correctly, it causes that
it can't lock one surface next time although it calls the vaUnlockSurfaces.
Then the libva trace log can't dump the content of decoded/
encoded surface even after adding LIBVA_TRACE_SURFACE=XXX.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>
Reviewed-by: Gwenole Beauchesne <gb.devel@gmail.com>

Unify the XXX_free_avc_surface for media encoding/decoding

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Fix thread issue with AVC private surafce

https://bugs.freedesktop.org/show_bug.cgi?id=55282

Signed-off-by: Gautam <manamgautam@gmail.com>
Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Unify the code for xxx_free_avc_surface

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Make it built against the current upstream libdrm

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
(cherry picked from commit a97403b2b9b5542aa6dd311b23b562a413abd431)

VEBOX: avoid allocing surface memory for vebox pipeline when external input or output surface is refered.

Signed-off-by: Li,Xiaowei A <xiaowei.a.li@intel.com>

CSC on Haswell

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Build VPP shaders for Haswell

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

VEBOX: Enable vebox pipeline for video process on HSW

Basic vebox pipeline is enabled to do deinterlacing, denoising
and color balance for NV12 format surfaces.

Signed-off-by: Li,Xiaowei A <xiaowei.a.li@intel.com>

Expose the vpp internal scaling function as an external interface for VEBOX.

Signed-off-by Li,Xiaowei <xiaowei.a.li@intel.com>

Add special macro and command for vebox batch buffer execution.

 Signed-off-by Li,Xiaowei <xiaowei.a.li@intel.com>

Haswell: Disable Picture ID Remapping for AVC decoding

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Add the default SEI info for CBR mode

This is to add the default SEI info in CBR mode when the upper application
doesn't pass the SEI package. Otherwise when SEI is not passed for CBR mode,
it will fail in HRD test.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Use the common API to write avc SPS/PPS/SEI info on SNB/IVY/HSW

This is to remove the dup code.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Handle the MFX change between A stepping and B-stepping for haswell

The A0-stepping is still covered.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the seperate decoding callback API for Haswell

As the MFX involves quite a lot of changes between Ivy and Haswell,
the seperate decoding callback API is added for haswell. This
can avoid the complex backward logic for Ivy.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Fix the incorrect syntax in VME shaders for Haswell

There is no functional change.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Fix the incorrect mb_intra_struct for multi-slice on Haswell

Now the incorrect macroblock intra struct is passed under the multi-slice
scenario, which causes the wrong intra prediction for some macroblocks.
At the same time it also consider the scenario that the x coordinate
of the first macroblock in slice is not zero.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Pass the mb_intra_struct by using thread payload on haswell

Now the mb_intra_struct is calculated by the GPU thread.
But when handling the logic for multi-slice, the GPU calculation will
become complex.So pass the intra struct flag of macroblock by using
thread payload.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the support of encoding P/B-frame on haswell

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the Intra VME for I-frame on Haswell

At the same time the command buffer of MFC pak is constructed
by using CPU instead of GPU.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Config the media chroma surface in the binding table for Haswell

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the common BRC API to avoid the duplicated code

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the separated files for media encoder on haswell

There exist a lot of changes about the media encoder between Haswell
and IvyBridge. For example: the VME programming and the corresponding
general media command. To be simple, the separated files are added for
Haswell. Otherwise it has to consider the complex backward compatibility.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

haswell: fix video post-processing setup.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix render kernels.

Regenerate render kernels for Haswell because JMPI instruction semantics
changed there. In particular, the offset is now expressed in bytes instead
of 64-bit units.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix MPEG-2 decoding.

Fix MPEG-2 decoding, though disable error concealment logic for now.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: set "Shader Channel Select" fields in surface state.

For normal behaviour, each Shader Channel Select should be set to the
value indicating that same channel. i.e. Shader Channel Select Red is
set to SCS_RED, Shader Channel Select Green is set to SCS_GREEN, etc.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix 3DSTATE_PS to fill in number of samples.

The sample mask value must match what is set for 3DSTATE_SAMPLE_MASK,
through gen7_emit_invarient_states().

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix max PS threads shift value.

The maximum number of threads is now a 9-bit value. Thus, one more bit
towards LSB was re-used. i.e. bit position is now 23 instead of 24 on
Ivy Bridge.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

intel: fix max number of threads used on Ivy Bridge.

Fix the max number of threads to be used on Ivy Bridge. In particular,
the GEN7_PS_MAX_THREADS_SHIFT offset was wrong, thus causing the GPU
to use half of what was specified.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: use at least 64 URB entries for GT2+.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Add PCI IDs for Haswell

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

fix ttmbf/ttfrm when vstransform is 0
(cherry picked from commit c7d23b1e9376808dfa88192ee66a1af5acdf3b16)

Change ILLEGAL instructions to NOP instructions in avc_mc.g4b.gen5
(cherry picked from commit 3b02b9d396c4ec7ab07ca0429023f3f54201d51b)

render: add support for display rotation attribute.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit 8098e75a2a7d1dab08819e851a0eeb884f8e7f69)

render: prepare for display attributes.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit 8dda3077e56d95c937e92ee6d6964fe6a22e9fd0)

build: use libva-intel-driver as the package name.

Most OSVs adopted XXX-intel-driver as their shipping packages for the
Intel VA driver, with XXX = { vaapi, libva }. Adopt libva-intel-driver
from now on for upstream packages too.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit a52e577cc78abcfe5f008a9bffe08927a02908ac)

The block mask workaround is only available for Sandy bridge

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

work around hw limitation(dword alignment) of horizontal offset

on dst surface left edge for nv12 scaling (not avs)

work around hw limitation(dword alignment) of horizontal offset

on dst surface left edge for load/save procedure

use load/save procedure instead of scaling only when

src and dst rect have exactly same geometry