Add the common BRC API to avoid the duplicated code

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

Add the separated files for media encoder on haswell

There exist a lot of changes about the media encoder between Haswell
and IvyBridge. For example: the VME programming and the corresponding
general media command. To be simple, the separated files are added for
Haswell. Otherwise it has to consider the complex backward compatibility.

Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

haswell: fix video post-processing setup.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix render kernels.

Regenerate render kernels for Haswell because JMPI instruction semantics
changed there. In particular, the offset is now expressed in bytes instead
of 64-bit units.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix MPEG-2 decoding.

Fix MPEG-2 decoding, though disable error concealment logic for now.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: set "Shader Channel Select" fields in surface state.

For normal behaviour, each Shader Channel Select should be set to the
value indicating that same channel. i.e. Shader Channel Select Red is
set to SCS_RED, Shader Channel Select Green is set to SCS_GREEN, etc.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix 3DSTATE_PS to fill in number of samples.

The sample mask value must match what is set for 3DSTATE_SAMPLE_MASK,
through gen7_emit_invarient_states().

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: fix max PS threads shift value.

The maximum number of threads is now a 9-bit value. Thus, one more bit
towards LSB was re-used. i.e. bit position is now 23 instead of 24 on
Ivy Bridge.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

intel: fix max number of threads used on Ivy Bridge.

Fix the max number of threads to be used on Ivy Bridge. In particular,
the GEN7_PS_MAX_THREADS_SHIFT offset was wrong, thus causing the GPU
to use half of what was specified.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

haswell: use at least 64 URB entries for GT2+.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Add PCI IDs for Haswell

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
Signed-off-by: Zhao Yakui <yakui.zhao@intel.com>

fix ttmbf/ttfrm when vstransform is 0
(cherry picked from commit c7d23b1e9376808dfa88192ee66a1af5acdf3b16)

Change ILLEGAL instructions to NOP instructions in avc_mc.g4b.gen5
(cherry picked from commit 3b02b9d396c4ec7ab07ca0429023f3f54201d51b)

render: add support for display rotation attribute.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit 8098e75a2a7d1dab08819e851a0eeb884f8e7f69)

render: prepare for display attributes.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit 8dda3077e56d95c937e92ee6d6964fe6a22e9fd0)

build: use libva-intel-driver as the package name.

Most OSVs adopted XXX-intel-driver as their shipping packages for the
Intel VA driver, with XXX = { vaapi, libva }. Adopt libva-intel-driver
from now on for upstream packages too.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>
(cherry picked from commit a52e577cc78abcfe5f008a9bffe08927a02908ac)

The block mask workaround is only available for Sandy bridge

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

work around hw limitation(dword alignment) of horizontal offset

on dst surface left edge for nv12 scaling (not avs)

work around hw limitation(dword alignment) of horizontal offset

on dst surface left edge for load/save procedure

use load/save procedure instead of scaling only when

src and dst rect have exactly same geometry

reload horizontal mask after the first block in asm code

work around hw limiration(dword alignment) of horizontal offset

work around hw limitation(dword alignment) of horizontal offset

on dst surface left edge (nv12 avs)

PL8x4_Save_IMC3.asm fix of masked block

reload block mask for the last(bottom/right) block in a strip

enable horizontal and vertical mask for bottom/right boundary blocks

- usually it is 0xff/0xffff for common blocks in grf5
- one mask is setup in object_walker when the last group of blocks are met
- another mask should setup when the last block (in a group) is met.
  it will be done in asm code, we make it ready in grf6

add RGBX/BGRX to supported image list

add format conversion stage in video post processing

Adjust vertical scaling step for AVS on IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

AVS workaround on IVB

Update AVS shaders and add CURBE parameters for AVS workaround

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Update the shader for DI on IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Add support DN on IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

New combined shaders for Ivybridge

In addtion, add the license header.

You need the latest intel-gen4asm to build these shaders

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

encode: sequence params should be reusable across frames

Client should not be required to send seq for each picture.

Change-Id: I4f24ac7dd7ad2d0657a641fb82793c9bae665694

intel-driver: Call intel_driver_terminate after i965_destroy_heap

Otherwise this leads to use-after-free of the bufmgr.

Signed-off-by: Stéphane Marchesin <marcheu@chromium.org>
(cherry picked from commit 5a449f5d2608adaf29c4c052aa28687d9e80a37a)

add nv12 to rgb conversion in post processing

add GPU shader for NV12->RGBX conversion

add rgbx to nv12 conversion in post-processing

add GPU shader for RGB->NV12 conversion

define RGB layout in static parameter

distinguish first plane width in pixel or in byte

add RGB format surface support

wayland: drop explicit dependencies to Wayland libraries.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

wayland: ship with wayland-drm protocol.

Signed-off-by: Zhao Halley <halley.zhao@intel.com>
Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Add Wayland support.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Drop explicit dependency on libva-x11.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Allow build without VA/X11 API.

Signed-off-by: Dmitry Ermilov <dmitry.ermilov@intel.com>
Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Add raw DRM support.

Signed-off-by: Dmitry Ermilov <dmitry.ermilov@intel.com>
Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Add shared library utils.

Add a few helpers to open shared libraries and load specific symbols
from there.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

dri: cope with drm_state changes.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Adopt the new interfaces for JPEG decoding

Currently the HW only supprts JPEG baseline decoding

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Adjust the search path and LUT_MV table in VME

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
Tested-by: Zhang, Ouping <ouping.zhang@intel.com>

Add support for UYVY

Tested on SNB and IVB.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

color conversion between planar and packed formats on IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

New shaders for color conversion between packed and planar YUV on IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

add YUY2 support in i965_GetSurfaceAttributes, fix a small issue

support NV12/I420/YV12->I420/YV12 conversion

configure: require automake >= 1.9 for tar-ustar option.

By default, newer automake versions make tar use the ancient tar V7 format
that limits filenames to 99 characters. This is troublesome for certain shader
sources files. Now require automake 1.9 and use the tar-ustar option so that
a newer format, defined in POSIX 1003.1-1988, is used. The limitation is now
256 characters.

PAX interchange format (POSIX 1003.1-2001) was considered but probably still
to young? Just stick to the intermediate format for now as this is enough for
our purposes.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

h264: fix 4K decoding (IVB).

Fix decoding of 4K videos on Ivy Bridge. Note that either dimension
shall not exceed 4096 pixels.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Fix the width of the UV surface for AVS on IVB

The width is specified in units of pixel.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

only update u/v offset for some video processes

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix the parameter initialization for IVB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix the mapping between VA filters and internal video processing

Some new filters are added in va_vpp.h

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix the number of the supported image formats

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Update the PA shader for ILK/SNB

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

update image width of packed format

add YUY2 format support in getimage/putimage

add YUY2 to supported image list

fix a mistake in PA_Load_8x8.asm

add YUY2->YV12 conversion in post processing (SNB/ILK)

add pa_load_save_pl3 for YUY2-->YV12 conversion (SNB/ILK)

jpeg: fix submission of quantization and Huffman tables.

Upload quantiser and Huffman tables only if they are marked as dirty.
i.e. the user requested to load them.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

Implementation for i965_SyncSurface and i965_QuerySurfaceStatus
(cherry picked from commit 25673c458932caa09ae3f47c6dbe7e040dbae032)

silence compiler warning

gen6_mfc.c: In function ‘gen6_mfc_brc_init’:
gen6_mfc.c:814:44: warning: initialization from incompatible pointer type [enabled by default]
gen6_mfc.c: In function ‘gen6_mfc_avc_prepare’:
gen6_mfc.c:1058:18: warning: unused variable ‘rate_control_mode’ [-Wunused-variable]

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix slice delta for CBR mode

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

New BRC algorithm to match HRD

It reduces the number of recoding as well.

Signed-off-by: Rogozhkin, Dmitry V <dmitry.v.rogozhkin@intel.com>

Currently only SNB supports packed YUV image

Check the returned status as well.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix coded buffer size calculating for CBR mode

The encoded frame includes not only all macroblocks,
but also PPS/SPS/Slice headers.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Fix QP setting for CBR mode

The QP specified in MFX_AVC_SLICE_STATE is also used as the starting
QP in the first MB of a slice. In addition, add assertions for QP releated
setting for 8-bit pixel bit-depth support

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
Signed-off-by: Rogozhkin, Dmitry V <dmitry.v.rogozhkin@intel.com>

Accept packed misc data package such as SEI data

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>
Tested-by: Dmitry Ermilov <dmitry.ermilov@intel.com>

Fix weight denom for implicit weight tables on SNB for encoding

It is the same of commit fd9c532

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Don't render the target surface with background if alpha value is 0

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

clear background under right context

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

Optimal parameters for Intra prediction mode

Fix the regression caused by d90a5ea9f21bc20f35c26457dec57f41f7a184d1

The DNDI kernel is still inapplicable.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

add yuyv->nv12 conversion in image processing

add YUYV to NV12 conversion(pa_load_save_nv12.asm etc)

add YV12 to YUY2 conversion

add pl3_load_save_pa.asm etc

add NV12 to YUY2 color conversion

add nv12_load_save_pa.asm

add 422/YUY2 to surface formats

Enable Stream-Out on IVB

Signed-off-by: Zhou Chang <chang.zhou@intel.com>

src/Android.mk: add new files for mfc, gpe, enc

Change-Id: I76a344b6d44ebc00eef507e5c633c0722c3b201a
Signed-off-by: Haitao Huang <haitao.huang@intel.com>

intel-driver: initial porting to Android ICS

Added Android make files, conditionally compile PutSurface
implementation, which is not needed for Android ICS.

For: AIA-418
Change-Id: Ifd6a6ec2dabd8ee1ad4d34a41b3d274f8817f965
Depends-Change-Id: I2feabf6941379ef4d756e942f30eba059de641f1
Depends-Change-Id: I3452f6e784f11c39d4d925c57cd844bd4cc9dc9e
Signed-off-by: Haitao Huang <haitao.huang@intel.com>

jpeg: drop explicit check for VA/JPEG decoding API.

Staging branch VA driver needs to be built against a staging branch
libva. So, the VA/JPEG decoding API is present and actually mandatory
for VA-API >= 0.34.

jpeg: fix configure check for newer API.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

jpeg: update to latest API.

Signed-off-by: Haitao Huang <haitao.huang@intel.com>
Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

configure: enforce build against VA-API 0.34.

Signed-off-by: Gwenole Beauchesne <gwenole.beauchesne@intel.com>

ENC: Enable all Intra mode on Ivybridge

The same fields will be ignored on Sandybridge

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

VPP: it should be float for normalized_x/y

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>