board/gateworks/gw_ventana/common.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2013 Gateworks Corporation
   4  *
   5  * Author: Tim Harvey <tharvey@gateworks.com>
   6  */
   7
   8 #include <asm/arch/clock.h>
   9 #include <asm/arch/mx6-pins.h>
  10 #include <asm/arch/sys_proto.h>
  11 #include <asm/gpio.h>
  12 #include <asm/mach-imx/mxc_i2c.h>
  13 #include <fsl_esdhc.h>
  14 #include <hwconfig.h>
  15 #include <power/pmic.h>
  16 #include <power/ltc3676_pmic.h>
  17 #include <power/pfuze100_pmic.h>
  18
  19 #include "common.h"
  20
  21 /* UART2: Serial Console */
  22 static iomux_v3_cfg_t const uart2_pads[] = {
  23         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  24         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  25 };
  26
  27 void setup_iomux_uart(void)
  28 {
  29         SETUP_IOMUX_PADS(uart2_pads);
  30 }
  31
  32 /* MMC */
  33 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
  34         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  35         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  36         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  37         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  38         IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  39         IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  40         IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  41         IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  42         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  43         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  44         IOMUX_PADS(PAD_SD3_RST__SD3_RESET  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  45 };
  46 /* 4-bit microSD on SD2 */
  47 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
  48         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  49         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  50         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  51         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  52         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  53         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  54         /* CD */
  55         IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  56 };
  57 /* 8-bit eMMC on SD2/NAND */
  58 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
  59         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  60         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  61         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  62         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  63         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  64         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  65         IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  66         IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  67         IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  68         IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  69 };
  70
  71 static iomux_v3_cfg_t const usdhc3_pads[] = {
  72         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  73         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  74         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  75         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  76         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  77         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  78         IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  79 };
  80
  81 /*
  82  * I2C pad configs:
  83  * I2C1: GSC
  84  * I2C2: PMIC,PCIe Switch,Clock,Mezz
  85  * I2C3: Multimedia/Expansion
  86  */
  87 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
  88         {
  89                 .scl = {
  90                         .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  91                         .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  92                         .gp = IMX_GPIO_NR(3, 21)
  93                 },
  94                 .sda = {
  95                         .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  96                         .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  97                         .gp = IMX_GPIO_NR(3, 28)
  98                 }
  99         }, {
 100                 .scl = {
 101                         .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
 102                         .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
 103                         .gp = IMX_GPIO_NR(4, 12)
 104                 },
 105                 .sda = {
 106                         .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
 107                         .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 108                         .gp = IMX_GPIO_NR(4, 13)
 109                 }
 110         }, {
 111                 .scl = {
 112                         .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
 113                         .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
 114                         .gp = IMX_GPIO_NR(1, 3)
 115                 },
 116                 .sda = {
 117                         .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
 118                         .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 119                         .gp = IMX_GPIO_NR(1, 6)
 120                 }
 121         }
 122 };
 123
 124 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
 125         {
 126                 .scl = {
 127                         .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
 128                         .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
 129                         .gp = IMX_GPIO_NR(3, 21)
 130                 },
 131                 .sda = {
 132                         .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
 133                         .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
 134                         .gp = IMX_GPIO_NR(3, 28)
 135                 }
 136         }, {
 137                 .scl = {
 138                         .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
 139                         .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
 140                         .gp = IMX_GPIO_NR(4, 12)
 141                 },
 142                 .sda = {
 143                         .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
 144                         .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 145                         .gp = IMX_GPIO_NR(4, 13)
 146                 }
 147         }, {
 148                 .scl = {
 149                         .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 150                         .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 151                         .gp = IMX_GPIO_NR(1, 3)
 152                 },
 153                 .sda = {
 154                         .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 155                         .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 156                         .gp = IMX_GPIO_NR(1, 6)
 157                 }
 158         }
 159 };
 160
 161 void setup_ventana_i2c(int i2c)
 162 {
 163         struct i2c_pads_info *p;
 164
 165         if (is_cpu_type(MXC_CPU_MX6Q))
 166                 p = &mx6q_i2c_pad_info[i2c];
 167         else
 168                 p = &mx6dl_i2c_pad_info[i2c];
 169
 170         setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
 171 }
 172
 173 /*
 174  * Baseboard specific GPIO
 175  */
 176 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 177         /* PANLEDG# */
 178         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 179         /* PANLEDR# */
 180         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 181         /* IOEXP_PWREN# */
 182         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 183         /* IOEXP_IRQ# */
 184         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 185
 186         /* GPS_SHDN */
 187         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 188         /* VID_PWR */
 189         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 190         /* PCI_RST# */
 191         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 192         /* PCIESKT_WDIS# */
 193         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 194 };
 195
 196 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 197         /* SD3_VSELECT */
 198         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 199         /* RS232_EN# */
 200         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 201         /* MSATA_EN */
 202         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 203         /* PANLEDG# */
 204         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 205         /* PANLEDR# */
 206         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 207         /* IOEXP_PWREN# */
 208         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 209         /* IOEXP_IRQ# */
 210         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 211         /* CAN_STBY */
 212         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 213         /* MX6_LOCLED# */
 214         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 215         /* GPS_SHDN */
 216         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 217         /* USBOTG_SEL */
 218         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 219         /* VID_PWR */
 220         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 221         /* PCI_RST# */
 222         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 223         /* PCI_RST# (GW522x) */
 224         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 225         /* RS485_EN */
 226         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 227         /* PCIESKT_WDIS# */
 228         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 229 };
 230
 231 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 232         /* SD3_VSELECT */
 233         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 234         /* RS232_EN# */
 235         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 236         /* MSATA_EN */
 237         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 238         /* CAN_STBY */
 239         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 240         /* USB_HUBRST# */
 241         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 242         /* PANLEDG# */
 243         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 244         /* PANLEDR# */
 245         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 246         /* MX6_LOCLED# */
 247         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 248         /* IOEXP_PWREN# */
 249         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 250         /* IOEXP_IRQ# */
 251         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 252         /* DIOI2C_DIS# */
 253         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 254         /* GPS_SHDN */
 255         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 256         /* VID_EN */
 257         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 258         /* PCI_RST# */
 259         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 260         /* RS485_EN */
 261         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 262         /* PCIESKT_WDIS# */
 263         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 264 };
 265
 266 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 267         /* SD3_VSELECT */
 268         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 269         /* RS232_EN# */
 270         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 271         /* MSATA_EN */
 272         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 273         /* CAN_STBY */
 274         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 275         /* PANLEDG# */
 276         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 277         /* PANLEDR# */
 278         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 279         /* MX6_LOCLED# */
 280         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 281         /* USB_HUBRST# */
 282         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 283         /* MIPI_DIO */
 284         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 285         /* RS485_EN */
 286         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 287         /* IOEXP_PWREN# */
 288         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 289         /* IOEXP_IRQ# */
 290         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 291         /* DIOI2C_DIS# */
 292         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 293         /* PCI_RST# */
 294         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 295         /* VID_EN */
 296         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 297         /* RS485_EN */
 298         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 299         /* PCIESKT_WDIS# */
 300         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 301 };
 302
 303 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 304         /* CAN_STBY */
 305         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 306         /* PANLED# */
 307         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 308         /* PCI_RST# */
 309         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 310         /* PCIESKT_WDIS# */
 311         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 312 };
 313
 314 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 315         /* MSATA_EN */
 316         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 317         /* USBOTG_SEL */
 318         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 319         /* USB_HUBRST# */
 320         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 321         /* PANLEDG# */
 322         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 323         /* PANLEDR# */
 324         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 325         /* MX6_LOCLED# */
 326         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 327         /* PCI_RST# */
 328         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 329         /* MX6_DIO[4:9] */
 330         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 331         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 332         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 333         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 334         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 335         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 336         /* PCIEGBE1_OFF# */
 337         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 338         /* PCIEGBE2_OFF# */
 339         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 340         /* PCIESKT_WDIS# */
 341         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 342 };
 343
 344 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 345         /* SD3_VSELECT */
 346         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 347         /* PANLEDG# */
 348         IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
 349         /* PANLEDR# */
 350         IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
 351         /* VID_PWR */
 352         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 353         /* PCI_RST# */
 354         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 355         /* PCIESKT_WDIS# */
 356         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 357 };
 358
 359 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
 360         /* RS232_EN# */
 361         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 362         /* CAN_STBY */
 363         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 364         /* USB_HUBRST# */
 365         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 366         /* PANLEDG# */
 367         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 368         /* PANLEDR# */
 369         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 370         /* MX6_LOCLED# */
 371         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 372         /* IOEXP_PWREN# */
 373         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 374         /* IOEXP_IRQ# */
 375         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 376         /* DIOI2C_DIS# */
 377         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 378         /* VID_EN */
 379         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 380         /* PCI_RST# */
 381         IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
 382         /* RS485_EN */
 383         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 384         /* PCIESKT_WDIS# */
 385         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 386         /* USBH2_PEN (OTG) */
 387         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 388         /* 12V0_PWR_EN */
 389         IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
 390 };
 391
 392 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
 393         /* BKLT_12VEN */
 394         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 395         /* EMMY_PDN# */
 396         IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
 397         /* EMMY_CFG1# */
 398         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 399         /* EMMY_CFG1# */
 400         IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
 401         /* USBH1_PEN (EHCI) */
 402         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 403         /* USBH2_PEN (OTG) */
 404         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 405         /* USBDPC_PEN */
 406         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 407         /* TOUCH_RST */
 408         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 409         /* AUDIO_RST# */
 410         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 411         /* UART1_TEN# */
 412         IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
 413         /* MX6_LOCLED# */
 414         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 415         /* LVDS_BKLEN # */
 416         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 417         /* RGMII_PDWN# */
 418         IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
 419         /* TOUCH_IRQ# */
 420         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 421         /* TOUCH_RST# */
 422         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 423 };
 424
 425 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
 426         /* USB_HUBRST# */
 427         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 428         /* PANLEDG# */
 429         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 430         /* PANLEDR# */
 431         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 432         /* MX6_LOCLED# */
 433         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 434         /* IOEXP_PWREN# */
 435         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 436         /* IOEXP_IRQ# */
 437         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 438         /* DIOI2C_DIS# */
 439         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 440         /* UART_RS485 */
 441         IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
 442         /* UART_HALF */
 443         IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
 444         /* SKT1_WDIS# */
 445         IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
 446         /* SKT1_RST# */
 447         IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
 448         /* SKT2_WDIS# */
 449         IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
 450         /* SKT2_RST# */
 451         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 452         /* M2_OFF# */
 453         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 454         /* M2_WDIS# */
 455         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 456         /* M2_RST# */
 457         IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
 458         /* RS232_EN# */
 459         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 460 };
 461
 462 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
 463         /* EMMY_PDN# */
 464         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 465         /* MX6_LOCLED# */
 466         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 467         /* MIPI_RST */
 468         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 469         /* MIPI_PWDN */
 470         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 471         /* USBEHCI_SEL */
 472         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 473         /* PCI_RST# */
 474         IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
 475         /* LVDS_BKLEN # */
 476         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 477         /* PCIESKT_WDIS# */
 478         IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
 479         /* SPK_SHDN# */
 480         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 481         /* LOCLED# */
 482         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 483         /* FLASH LED1 */
 484         IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
 485         /* FLASH LED2 */
 486         IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
 487         /* DECT_RST# */
 488         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 489         /* USBH1_PEN (EHCI) */
 490         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 491         /* LVDS_PWM */
 492         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 493         /* CODEC_RST */
 494         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 495         /* GYRO_CONTROL/DATA_EN */
 496         IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
 497         /* TOUCH_RST */
 498         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 499         /* TOUCH_IRQ */
 500         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 501 };
 502
 503 /* Digital I/O */
 504 struct dio_cfg gw51xx_dio[] = {
 505         {
 506                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 507                 IMX_GPIO_NR(1, 16),
 508                 { 0, 0 },
 509                 0
 510         },
 511         {
 512                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 513                 IMX_GPIO_NR(1, 19),
 514                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 515                 2
 516         },
 517         {
 518                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 519                 IMX_GPIO_NR(1, 17),
 520                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 521                 3
 522         },
 523         {
 524                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 525                 IMX_GPIO_NR(1, 18),
 526                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 527                 4
 528         },
 529 };
 530
 531 struct dio_cfg gw52xx_dio[] = {
 532         {
 533                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 534                 IMX_GPIO_NR(1, 16),
 535                 { 0, 0 },
 536                 0
 537         },
 538         {
 539                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 540                 IMX_GPIO_NR(1, 19),
 541                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 542                 2
 543         },
 544         {
 545                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 546                 IMX_GPIO_NR(1, 17),
 547                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 548                 3
 549         },
 550         {
 551                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 552                 IMX_GPIO_NR(1, 20),
 553                 { 0, 0 },
 554                 0
 555         },
 556 };
 557
 558 struct dio_cfg gw53xx_dio[] = {
 559         {
 560                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 561                 IMX_GPIO_NR(1, 16),
 562                 { 0, 0 },
 563                 0
 564         },
 565         {
 566                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 567                 IMX_GPIO_NR(1, 19),
 568                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 569                 2
 570         },
 571         {
 572                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 573                 IMX_GPIO_NR(1, 17),
 574                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 575                 3
 576         },
 577         {
 578                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 579                 IMX_GPIO_NR(1, 20),
 580                 { 0, 0 },
 581                 0
 582         },
 583 };
 584
 585 struct dio_cfg gw54xx_dio[] = {
 586         {
 587                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 588                 IMX_GPIO_NR(1, 9),
 589                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 590                 1
 591         },
 592         {
 593                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 594                 IMX_GPIO_NR(1, 19),
 595                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 596                 2
 597         },
 598         {
 599                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 600                 IMX_GPIO_NR(2, 9),
 601                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 602                 3
 603         },
 604         {
 605                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 606                 IMX_GPIO_NR(2, 10),
 607                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 608                 4
 609         },
 610 };
 611
 612 struct dio_cfg gw551x_dio[] = {
 613         {
 614                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 615                 IMX_GPIO_NR(1, 19),
 616                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 617                 2
 618         },
 619         {
 620                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 621                 IMX_GPIO_NR(1, 17),
 622                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 623                 3
 624         },
 625 };
 626
 627 struct dio_cfg gw552x_dio[] = {
 628         {
 629                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 630                 IMX_GPIO_NR(1, 16),
 631                 { 0, 0 },
 632                 0
 633         },
 634         {
 635                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 636                 IMX_GPIO_NR(1, 19),
 637                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 638                 2
 639         },
 640         {
 641                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 642                 IMX_GPIO_NR(1, 17),
 643                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 644                 3
 645         },
 646         {
 647                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 648                 IMX_GPIO_NR(1, 20),
 649                 { 0, 0 },
 650                 0
 651         },
 652         {
 653                 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
 654                 IMX_GPIO_NR(5, 18),
 655                 { 0, 0 },
 656                 0
 657         },
 658         {
 659                 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
 660                 IMX_GPIO_NR(5, 20),
 661                 { 0, 0 },
 662                 0
 663         },
 664         {
 665                 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
 666                 IMX_GPIO_NR(5, 21),
 667                 { 0, 0 },
 668                 0
 669         },
 670         {
 671                 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
 672                 IMX_GPIO_NR(5, 22),
 673                 { 0, 0 },
 674                 0
 675         },
 676         {
 677                 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
 678                 IMX_GPIO_NR(5, 23),
 679                 { 0, 0 },
 680                 0
 681         },
 682         {
 683                 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
 684                 IMX_GPIO_NR(5, 25),
 685                 { 0, 0 },
 686                 0
 687         },
 688 };
 689
 690 struct dio_cfg gw553x_dio[] = {
 691         {
 692                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 693                 IMX_GPIO_NR(1, 16),
 694                 { 0, 0 },
 695                 0
 696         },
 697         {
 698                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 699                 IMX_GPIO_NR(1, 19),
 700                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 701                 2
 702         },
 703         {
 704                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 705                 IMX_GPIO_NR(1, 17),
 706                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 707                 3
 708         },
 709         {
 710                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 711                 IMX_GPIO_NR(1, 18),
 712                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 713                 4
 714         },
 715 };
 716
 717 struct dio_cfg gw560x_dio[] = {
 718         {
 719                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 720                 IMX_GPIO_NR(1, 16),
 721                 { 0, 0 },
 722                 0
 723         },
 724         {
 725                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 726                 IMX_GPIO_NR(1, 19),
 727                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 728                 2
 729         },
 730         {
 731                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 732                 IMX_GPIO_NR(1, 17),
 733                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 734                 3
 735         },
 736         {
 737                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 738                 IMX_GPIO_NR(1, 20),
 739                 { 0, 0 },
 740                 0
 741         },
 742 };
 743
 744 struct dio_cfg gw5903_dio[] = {
 745 };
 746
 747 struct dio_cfg gw5904_dio[] = {
 748         {
 749                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 750                 IMX_GPIO_NR(1, 16),
 751                 { 0, 0 },
 752                 0
 753         },
 754         {
 755                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 756                 IMX_GPIO_NR(1, 19),
 757                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 758                 2
 759         },
 760         {
 761                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 762                 IMX_GPIO_NR(1, 17),
 763                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 764                 3
 765         },
 766         {
 767                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 768                 IMX_GPIO_NR(1, 20),
 769                 { 0, 0 },
 770                 0
 771         },
 772         {
 773                 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
 774                 IMX_GPIO_NR(2, 0),
 775                 { 0, 0 },
 776                 0
 777         },
 778         {
 779                 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
 780                 IMX_GPIO_NR(2, 1),
 781                 { 0, 0 },
 782                 0
 783         },
 784         {
 785                 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
 786                 IMX_GPIO_NR(2, 2),
 787                 { 0, 0 },
 788                 0
 789         },
 790         {
 791                 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
 792                 IMX_GPIO_NR(2, 3),
 793                 { 0, 0 },
 794                 0
 795         },
 796         {
 797                 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
 798                 IMX_GPIO_NR(2, 4),
 799                 { 0, 0 },
 800                 0
 801         },
 802         {
 803                 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
 804                 IMX_GPIO_NR(2, 5),
 805                 { 0, 0 },
 806                 0
 807         },
 808         {
 809                 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
 810                 IMX_GPIO_NR(2, 6),
 811                 { 0, 0 },
 812                 0
 813         },
 814         {
 815                 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
 816                 IMX_GPIO_NR(2, 7),
 817                 { 0, 0 },
 818                 0
 819         },
 820 };
 821
 822 struct dio_cfg gw5906_dio[] = {
 823         {
 824                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 825                 IMX_GPIO_NR(1, 16),
 826                 { 0, 0 },
 827                 0
 828         },
 829         {
 830                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 831                 IMX_GPIO_NR(1, 19),
 832                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 833                 2
 834         },
 835         {
 836                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 837                 IMX_GPIO_NR(1, 17),
 838                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 839                 3
 840         },
 841         {
 842                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 843                 IMX_GPIO_NR(1, 20),
 844                 { 0, 0 },
 845                 0
 846         },
 847 };
 848
 849 /*
 850  * Board Specific GPIO
 851  */
 852 struct ventana gpio_cfg[GW_UNKNOWN] = {
 853         /* GW5400proto */
 854         {
 855                 .gpio_pads = gw54xx_gpio_pads,
 856                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 857                 .dio_cfg = gw54xx_dio,
 858                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 859                 .leds = {
 860                         IMX_GPIO_NR(4, 6),
 861                         IMX_GPIO_NR(4, 10),
 862                         IMX_GPIO_NR(4, 15),
 863                 },
 864                 .pcie_rst = IMX_GPIO_NR(1, 29),
 865                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 866                 .mezz_irq = IMX_GPIO_NR(4, 9),
 867                 .rs485en = IMX_GPIO_NR(3, 24),
 868                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 869                 .pcie_sson = IMX_GPIO_NR(1, 20),
 870                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 871                 .mmc_cd = IMX_GPIO_NR(7, 0),
 872         },
 873
 874         /* GW51xx */
 875         {
 876                 .gpio_pads = gw51xx_gpio_pads,
 877                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 878                 .dio_cfg = gw51xx_dio,
 879                 .dio_num = ARRAY_SIZE(gw51xx_dio),
 880                 .leds = {
 881                         IMX_GPIO_NR(4, 6),
 882                         IMX_GPIO_NR(4, 10),
 883                 },
 884                 .pcie_rst = IMX_GPIO_NR(1, 0),
 885                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 886                 .mezz_irq = IMX_GPIO_NR(2, 18),
 887                 .gps_shdn = IMX_GPIO_NR(1, 2),
 888                 .vidin_en = IMX_GPIO_NR(5, 20),
 889                 .wdis = IMX_GPIO_NR(7, 12),
 890                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 891                 .nand = true,
 892         },
 893
 894         /* GW52xx */
 895         {
 896                 .gpio_pads = gw52xx_gpio_pads,
 897                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 898                 .dio_cfg = gw52xx_dio,
 899                 .dio_num = ARRAY_SIZE(gw52xx_dio),
 900                 .leds = {
 901                         IMX_GPIO_NR(4, 6),
 902                         IMX_GPIO_NR(4, 7),
 903                         IMX_GPIO_NR(4, 15),
 904                 },
 905                 .pcie_rst = IMX_GPIO_NR(1, 29),
 906                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 907                 .mezz_irq = IMX_GPIO_NR(2, 18),
 908                 .gps_shdn = IMX_GPIO_NR(1, 27),
 909                 .vidin_en = IMX_GPIO_NR(3, 31),
 910                 .usb_sel = IMX_GPIO_NR(1, 2),
 911                 .wdis = IMX_GPIO_NR(7, 12),
 912                 .msata_en = GP_MSATA_SEL,
 913                 .rs232_en = GP_RS232_EN,
 914                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 915                 .vsel_pin = IMX_GPIO_NR(6, 14),
 916                 .mmc_cd = IMX_GPIO_NR(7, 0),
 917                 .nand = true,
 918         },
 919
 920         /* GW53xx */
 921         {
 922                 .gpio_pads = gw53xx_gpio_pads,
 923                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
 924                 .dio_cfg = gw53xx_dio,
 925                 .dio_num = ARRAY_SIZE(gw53xx_dio),
 926                 .leds = {
 927                         IMX_GPIO_NR(4, 6),
 928                         IMX_GPIO_NR(4, 7),
 929                         IMX_GPIO_NR(4, 15),
 930                 },
 931                 .pcie_rst = IMX_GPIO_NR(1, 29),
 932                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 933                 .mezz_irq = IMX_GPIO_NR(2, 18),
 934                 .gps_shdn = IMX_GPIO_NR(1, 27),
 935                 .vidin_en = IMX_GPIO_NR(3, 31),
 936                 .wdis = IMX_GPIO_NR(7, 12),
 937                 .msata_en = GP_MSATA_SEL,
 938                 .rs232_en = GP_RS232_EN,
 939                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 940                 .vsel_pin = IMX_GPIO_NR(6, 14),
 941                 .mmc_cd = IMX_GPIO_NR(7, 0),
 942                 .nand = true,
 943         },
 944
 945         /* GW54xx */
 946         {
 947                 .gpio_pads = gw54xx_gpio_pads,
 948                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 949                 .dio_cfg = gw54xx_dio,
 950                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 951                 .leds = {
 952                         IMX_GPIO_NR(4, 6),
 953                         IMX_GPIO_NR(4, 7),
 954                         IMX_GPIO_NR(4, 15),
 955                 },
 956                 .pcie_rst = IMX_GPIO_NR(1, 29),
 957                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 958                 .mezz_irq = IMX_GPIO_NR(2, 18),
 959                 .rs485en = IMX_GPIO_NR(7, 1),
 960                 .vidin_en = IMX_GPIO_NR(3, 31),
 961                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 962                 .pcie_sson = IMX_GPIO_NR(1, 20),
 963                 .wdis = IMX_GPIO_NR(5, 17),
 964                 .msata_en = GP_MSATA_SEL,
 965                 .rs232_en = GP_RS232_EN,
 966                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 967                 .vsel_pin = IMX_GPIO_NR(6, 14),
 968                 .mmc_cd = IMX_GPIO_NR(7, 0),
 969                 .nand = true,
 970         },
 971
 972         /* GW551x */
 973         {
 974                 .gpio_pads = gw551x_gpio_pads,
 975                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
 976                 .dio_cfg = gw551x_dio,
 977                 .dio_num = ARRAY_SIZE(gw551x_dio),
 978                 .leds = {
 979                         IMX_GPIO_NR(4, 7),
 980                 },
 981                 .pcie_rst = IMX_GPIO_NR(1, 0),
 982                 .wdis = IMX_GPIO_NR(7, 12),
 983                 .nand = true,
 984         },
 985
 986         /* GW552x */
 987         {
 988                 .gpio_pads = gw552x_gpio_pads,
 989                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
 990                 .dio_cfg = gw552x_dio,
 991                 .dio_num = ARRAY_SIZE(gw552x_dio),
 992                 .leds = {
 993                         IMX_GPIO_NR(4, 6),
 994                         IMX_GPIO_NR(4, 7),
 995                         IMX_GPIO_NR(4, 15),
 996                 },
 997                 .pcie_rst = IMX_GPIO_NR(1, 29),
 998                 .usb_sel = IMX_GPIO_NR(1, 7),
 999                 .wdis = IMX_GPIO_NR(7, 12),
1000                 .msata_en = GP_MSATA_SEL,
1001                 .nand = true,
1002         },
1003
1004         /* GW553x */
1005         {
1006                 .gpio_pads = gw553x_gpio_pads,
1007                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
1008                 .dio_cfg = gw553x_dio,
1009                 .dio_num = ARRAY_SIZE(gw553x_dio),
1010                 .leds = {
1011                         IMX_GPIO_NR(4, 10),
1012                         IMX_GPIO_NR(4, 11),
1013                 },
1014                 .pcie_rst = IMX_GPIO_NR(1, 0),
1015                 .vidin_en = IMX_GPIO_NR(5, 20),
1016                 .wdis = IMX_GPIO_NR(7, 12),
1017                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1018                 .vsel_pin = IMX_GPIO_NR(6, 14),
1019                 .mmc_cd = IMX_GPIO_NR(7, 0),
1020                 .nand = true,
1021         },
1022
1023         /* GW560x */
1024         {
1025                 .gpio_pads = gw560x_gpio_pads,
1026                 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
1027                 .dio_cfg = gw560x_dio,
1028                 .dio_num = ARRAY_SIZE(gw560x_dio),
1029                 .leds = {
1030                         IMX_GPIO_NR(4, 6),
1031                         IMX_GPIO_NR(4, 7),
1032                         IMX_GPIO_NR(4, 15),
1033                 },
1034                 .pcie_rst = IMX_GPIO_NR(4, 31),
1035                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1036                 .mezz_irq = IMX_GPIO_NR(2, 18),
1037                 .rs232_en = GP_RS232_EN,
1038                 .vidin_en = IMX_GPIO_NR(3, 31),
1039                 .wdis = IMX_GPIO_NR(7, 12),
1040                 .otgpwr_en = IMX_GPIO_NR(4, 15),
1041                 .mmc_cd = IMX_GPIO_NR(7, 0),
1042         },
1043
1044         /* GW5903 */
1045         {
1046                 .gpio_pads = gw5903_gpio_pads,
1047                 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1048                 .dio_cfg = gw5903_dio,
1049                 .dio_num = ARRAY_SIZE(gw5903_dio),
1050                 .leds = {
1051                         IMX_GPIO_NR(6, 14),
1052                 },
1053                 .otgpwr_en = IMX_GPIO_NR(4, 15),
1054                 .mmc_cd = IMX_GPIO_NR(6, 11),
1055         },
1056
1057         /* GW5904 */
1058         {
1059                 .gpio_pads = gw5904_gpio_pads,
1060                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1061                 .dio_cfg = gw5904_dio,
1062                 .dio_num = ARRAY_SIZE(gw5904_dio),
1063                 .leds = {
1064                         IMX_GPIO_NR(4, 6),
1065                         IMX_GPIO_NR(4, 7),
1066                         IMX_GPIO_NR(4, 15),
1067                 },
1068                 .pcie_rst = IMX_GPIO_NR(1, 0),
1069                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1070                 .mezz_irq = IMX_GPIO_NR(2, 18),
1071                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1072         },
1073
1074         /* GW5905 */
1075         {
1076                 .gpio_pads = gw5905_gpio_pads,
1077                 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1078                 .leds = {
1079                         IMX_GPIO_NR(6, 14),
1080                 },
1081                 .pcie_rst = IMX_GPIO_NR(7, 11),
1082                 .wdis = IMX_GPIO_NR(7, 13),
1083         },
1084
1085         /* GW5906 */
1086         {
1087                 .gpio_pads = gw552x_gpio_pads,
1088                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1089                 .dio_cfg = gw5906_dio,
1090                 .dio_num = ARRAY_SIZE(gw5906_dio),
1091                 .leds = {
1092                         IMX_GPIO_NR(4, 6),
1093                         IMX_GPIO_NR(4, 7),
1094                         IMX_GPIO_NR(4, 15),
1095                 },
1096                 .pcie_rst = IMX_GPIO_NR(1, 29),
1097                 .usb_sel = IMX_GPIO_NR(1, 7),
1098                 .wdis = IMX_GPIO_NR(7, 12),
1099                 .msata_en = GP_MSATA_SEL,
1100                 .nand = true,
1101         },
1102
1103         /* GW5907 */
1104         {
1105                 .gpio_pads = gw51xx_gpio_pads,
1106                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1107                 .dio_cfg = gw51xx_dio,
1108                 .dio_num = ARRAY_SIZE(gw51xx_dio),
1109                 .leds = {
1110                         IMX_GPIO_NR(4, 6),
1111                         IMX_GPIO_NR(4, 10),
1112                 },
1113                 .pcie_rst = IMX_GPIO_NR(1, 0),
1114                 .wdis = IMX_GPIO_NR(7, 12),
1115                 .nand = true,
1116         },
1117
1118         /* GW5908 */
1119         {
1120                 .gpio_pads = gw53xx_gpio_pads,
1121                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1122                 .dio_cfg = gw53xx_dio,
1123                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1124                 .leds = {
1125                         IMX_GPIO_NR(4, 6),
1126                         IMX_GPIO_NR(4, 7),
1127                         IMX_GPIO_NR(4, 15),
1128                 },
1129                 .pcie_rst = IMX_GPIO_NR(1, 29),
1130                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1131                 .mezz_irq = IMX_GPIO_NR(2, 18),
1132                 .gps_shdn = IMX_GPIO_NR(1, 27),
1133                 .vidin_en = IMX_GPIO_NR(3, 31),
1134                 .wdis = IMX_GPIO_NR(7, 12),
1135                 .msata_en = GP_MSATA_SEL,
1136                 .rs232_en = GP_RS232_EN,
1137         },
1138
1139         /* GW5909 */
1140         {
1141                 .gpio_pads = gw5904_gpio_pads,
1142                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1143                 .dio_cfg = gw5904_dio,
1144                 .dio_num = ARRAY_SIZE(gw5904_dio),
1145                 .leds = {
1146                         IMX_GPIO_NR(4, 6),
1147                         IMX_GPIO_NR(4, 7),
1148                         IMX_GPIO_NR(4, 15),
1149                 },
1150                 .pcie_rst = IMX_GPIO_NR(1, 0),
1151                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1152                 .mezz_irq = IMX_GPIO_NR(2, 18),
1153                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1154         },
1155 };
1156
1157 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1158         gpio_request(gpio, name); \
1159         gpio_direction_output(gpio, level);
1160 #define SETUP_GPIO_INPUT(gpio, name) \
1161         gpio_request(gpio, name); \
1162         gpio_direction_input(gpio);
1163 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1164 {
1165         int i;
1166
1167         if (board >= GW_UNKNOWN)
1168                 return;
1169
1170         /* board specific iomux */
1171         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1172                                          gpio_cfg[board].num_pads);
1173
1174         /* RS232_EN# */
1175         if (gpio_cfg[board].rs232_en) {
1176                 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1177                 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1178         }
1179
1180         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1181         if (board == GW52xx && info->model[4] == '2')
1182                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1183
1184         /* assert PCI_RST# */
1185         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1186         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1187
1188         /* turn off (active-high) user LED's */
1189         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1190                 char name[16];
1191                 if (gpio_cfg[board].leds[i]) {
1192                         sprintf(name, "led_user%d", i);
1193                         gpio_request(gpio_cfg[board].leds[i], name);
1194                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
1195                 }
1196         }
1197
1198         /* MSATA Enable - default to PCI */
1199         if (gpio_cfg[board].msata_en) {
1200                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1201                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1202         }
1203
1204         /* Expansion Mezzanine IO */
1205         if (gpio_cfg[board].mezz_pwren) {
1206                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1207                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1208         }
1209         if (gpio_cfg[board].mezz_irq) {
1210                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1211                 gpio_direction_input(gpio_cfg[board].mezz_irq);
1212         }
1213
1214         /* RS485 Transmit Enable */
1215         if (gpio_cfg[board].rs485en) {
1216                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1217                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1218         }
1219
1220         /* GPS_SHDN */
1221         if (gpio_cfg[board].gps_shdn) {
1222                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1223                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1224         }
1225
1226         /* Analog video codec power enable */
1227         if (gpio_cfg[board].vidin_en) {
1228                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1229                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1230         }
1231
1232         /* DIOI2C_DIS# */
1233         if (gpio_cfg[board].dioi2c_en) {
1234                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1235                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1236         }
1237
1238         /* PCICK_SSON: disable spread-spectrum clock */
1239         if (gpio_cfg[board].pcie_sson) {
1240                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1241                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1242         }
1243
1244         /* USBOTG mux routing */
1245         if (gpio_cfg[board].usb_sel) {
1246                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1247                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1248         }
1249
1250         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1251         if (gpio_cfg[board].wdis) {
1252                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1253                 gpio_direction_output(gpio_cfg[board].wdis, 1);
1254         }
1255
1256         /* OTG power off */
1257         if (gpio_cfg[board].otgpwr_en) {
1258                 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
1259                 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
1260         }
1261
1262         /* sense vselect pin to see if we support uhs-i */
1263         if (gpio_cfg[board].vsel_pin) {
1264                 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1265                 gpio_direction_input(gpio_cfg[board].vsel_pin);
1266                 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1267         }
1268
1269         /* microSD CD */
1270         if (gpio_cfg[board].mmc_cd) {
1271                 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1272                 gpio_direction_input(gpio_cfg[board].mmc_cd);
1273         }
1274
1275         /* Anything else board specific */
1276         switch(board) {
1277         case GW560x:
1278                 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1279                 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1280                 break;
1281         case GW5903:
1282                 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1283                 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1284                 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1285                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1286                 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1287                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1288                 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1289                 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1290                 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1291                 gpio_direction_input(IMX_GPIO_NR(4, 6));
1292                 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1293                 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1294                 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1295                 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1296                 break;
1297         case GW5909:
1298         case GW5904:
1299                 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1300                 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1301                 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1302                 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1303                 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1304                 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1305                 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1306                 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1307                 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1308                 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1309                 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1310                 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1311                 break;
1312         case GW5905:
1313                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1314                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1315                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1316                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1317                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1318                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1319                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1320                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1321                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1322                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1323                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1324                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1325                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1326                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1327                 mdelay(100);
1328                 /*
1329                  * gauruntee touch controller comes out of reset with INT
1330                  * low for address
1331                  */
1332                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1333                 break;
1334         }
1335 }
1336
1337 /* setup GPIO pinmux and default configuration per baseboard and env */
1338 void setup_board_gpio(int board, struct ventana_board_info *info)
1339 {
1340         const char *s;
1341         char arg[10];
1342         size_t len;
1343         int i;
1344         int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1345
1346         if (board >= GW_UNKNOWN)
1347                 return;
1348
1349         /* RS232_EN# */
1350         if (gpio_cfg[board].rs232_en) {
1351                 gpio_direction_output(gpio_cfg[board].rs232_en,
1352                                       (hwconfig("rs232")) ? 0 : 1);
1353         }
1354
1355         /* MSATA Enable */
1356         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1357                 gpio_direction_output(GP_MSATA_SEL,
1358                                       (hwconfig("msata")) ? 1 : 0);
1359         }
1360
1361         /* USBOTG Select (PCISKT or FrontPanel) */
1362         if (gpio_cfg[board].usb_sel) {
1363                 gpio_direction_output(gpio_cfg[board].usb_sel,
1364                                       (hwconfig("usb_pcisel")) ? 1 : 0);
1365         }
1366
1367         /*
1368          * Configure DIO pinmux/padctl registers
1369          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1370          */
1371         for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1372                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1373                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1374                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1375
1376                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1377                         continue;
1378                 sprintf(arg, "dio%d", i);
1379                 if (!hwconfig(arg))
1380                         continue;
1381                 s = hwconfig_subarg(arg, "padctrl", &len);
1382                 if (s) {
1383                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1384                                             & 0x1ffff) | MUX_MODE_SION;
1385                 }
1386                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1387                         if (!quiet) {
1388                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
1389                                        (cfg->gpio_param/32)+1,
1390                                        cfg->gpio_param%32,
1391                                        cfg->gpio_param);
1392                         }
1393                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1394                                                ctrl);
1395                         gpio_requestf(cfg->gpio_param, "dio%d", i);
1396                         gpio_direction_input(cfg->gpio_param);
1397                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1398                            cfg->pwm_padmux) {
1399                         if (!cfg->pwm_param) {
1400                                 printf("DIO%d:  Error: pwm config invalid\n",
1401                                         i);
1402                                 continue;
1403                         }
1404                         if (!quiet)
1405                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
1406                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1407                                                MUX_PAD_CTRL(ctrl));
1408                 }
1409         }
1410
1411         if (!quiet) {
1412                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1413                         printf("MSATA: %s\n", (hwconfig("msata") ?
1414                                "enabled" : "disabled"));
1415                 }
1416                 if (gpio_cfg[board].rs232_en) {
1417                         printf("RS232: %s\n", (hwconfig("rs232")) ?
1418                                "enabled" : "disabled");
1419                 }
1420         }
1421 }
1422
1423 /* setup board specific PMIC */
1424 void setup_pmic(void)
1425 {
1426         struct pmic *p;
1427         struct ventana_board_info ventana_info;
1428         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1429         const int i2c_pmic = 1;
1430         u32 reg;
1431
1432         i2c_set_bus_num(i2c_pmic);
1433
1434         /* configure PFUZE100 PMIC */
1435         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1436                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1437                 power_pfuze100_init(i2c_pmic);
1438                 p = pmic_get("PFUZE100");
1439                 if (p && !pmic_probe(p)) {
1440                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
1441                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
1442
1443                         /* Set VGEN1 to 1.5V and enable */
1444                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
1445                         reg &= ~(LDO_VOL_MASK);
1446                         reg |= (LDOA_1_50V | LDO_EN);
1447                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1448
1449                         /* Set SWBST to 5.0V and enable */
1450                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
1451                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1452                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1453                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1454                 }
1455         }
1456
1457         /* configure LTC3676 PMIC */
1458         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1459                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1460                 power_ltc3676_init(i2c_pmic);
1461                 p = pmic_get("LTC3676_PMIC");
1462                 if (!p || pmic_probe(p))
1463                         return;
1464                 puts("PMIC:  LTC3676\n");
1465                 /*
1466                  * set board-specific scalar for max CPU frequency
1467                  * per CPU based on the LDO enabled Operating Ranges
1468                  * defined in the respective IMX6DQ and IMX6SDL
1469                  * datasheets. The voltage resulting from the R1/R2
1470                  * feedback inputs on Ventana is 1308mV. Note that this
1471                  * is a bit shy of the Vmin of 1350mV in the datasheet
1472                  * for LDO enabled mode but is as high as we can go.
1473                  */
1474                 switch (board) {
1475                 case GW560x:
1476                         /* mask PGOOD during SW3 transition */
1477                         pmic_reg_write(p, LTC3676_DVB3B,
1478                                        0x1f | LTC3676_PGOOD_MASK);
1479                         /* set SW3 (VDD_ARM) */
1480                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1481                         break;
1482                 case GW5903:
1483                         /* mask PGOOD during SW3 transition */
1484                         pmic_reg_write(p, LTC3676_DVB3B,
1485                                        0x1f | LTC3676_PGOOD_MASK);
1486                         /* set SW3 (VDD_ARM) */
1487                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1488
1489                         /* mask PGOOD during SW4 transition */
1490                         pmic_reg_write(p, LTC3676_DVB4B,
1491                                        0x1f | LTC3676_PGOOD_MASK);
1492                         /* set SW4 (VDD_SOC) */
1493                         pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1494                         break;
1495                 case GW5905:
1496                         /* mask PGOOD during SW1 transition */
1497                         pmic_reg_write(p, LTC3676_DVB1B,
1498                                        0x1f | LTC3676_PGOOD_MASK);
1499                         /* set SW1 (VDD_ARM) */
1500                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1501
1502                         /* mask PGOOD during SW3 transition */
1503                         pmic_reg_write(p, LTC3676_DVB3B,
1504                                        0x1f | LTC3676_PGOOD_MASK);
1505                         /* set SW3 (VDD_SOC) */
1506                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1507                         break;
1508                 default:
1509                         /* mask PGOOD during SW1 transition */
1510                         pmic_reg_write(p, LTC3676_DVB1B,
1511                                        0x1f | LTC3676_PGOOD_MASK);
1512                         /* set SW1 (VDD_SOC) */
1513                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1514
1515                         /* mask PGOOD during SW3 transition */
1516                         pmic_reg_write(p, LTC3676_DVB3B,
1517                                        0x1f | LTC3676_PGOOD_MASK);
1518                         /* set SW3 (VDD_ARM) */
1519                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1520                 }
1521         }
1522 }
1523
1524 #ifdef CONFIG_FSL_ESDHC
1525 static struct fsl_esdhc_cfg usdhc_cfg[2];
1526
1527 int board_mmc_init(bd_t *bis)
1528 {
1529         struct ventana_board_info ventana_info;
1530         int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1531         int ret;
1532
1533         switch (board_type) {
1534         case GW52xx:
1535         case GW53xx:
1536         case GW54xx:
1537         case GW553x:
1538                 /* usdhc3: 4bit microSD */
1539                 SETUP_IOMUX_PADS(usdhc3_pads);
1540                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1541                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1542                 usdhc_cfg[0].max_bus_width = 4;
1543                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1544         case GW560x:
1545                 /* usdhc2: 8-bit eMMC */
1546                 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1547                 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1548                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1549                 usdhc_cfg[0].max_bus_width = 8;
1550                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1551                 if (ret)
1552                         return ret;
1553                 /* usdhc3: 4-bit microSD */
1554                 SETUP_IOMUX_PADS(usdhc3_pads);
1555                 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1556                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1557                 usdhc_cfg[1].max_bus_width = 4;
1558                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1559         case GW5903:
1560                 /* usdhc3: 8-bit eMMC */
1561                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1562                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1563                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1564                 usdhc_cfg[0].max_bus_width = 8;
1565                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1566                 if (ret)
1567                         return ret;
1568                 /* usdhc2: 4-bit microSD */
1569                 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1570                 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1571                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1572                 usdhc_cfg[1].max_bus_width = 4;
1573                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1574         case GW5904:
1575         case GW5905:
1576         case GW5909:
1577                 /* usdhc3: 8bit eMMC */
1578                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1579                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1580                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1581                 usdhc_cfg[0].max_bus_width = 8;
1582                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1583         default:
1584                 /* doesn't have MMC */
1585                 return -1;
1586         }
1587 }
1588
1589 int board_mmc_getcd(struct mmc *mmc)
1590 {
1591         struct ventana_board_info ventana_info;
1592         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1593         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1594         int gpio = gpio_cfg[board].mmc_cd;
1595
1596         /* Card Detect */
1597         switch (board) {
1598         case GW560x:
1599                 /* emmc is always present */
1600                 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1601                         return 1;
1602                 break;
1603         case GW5903:
1604         case GW5904:
1605         case GW5905:
1606         case GW5909:
1607                 /* emmc is always present */
1608                 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1609                         return 1;
1610                 break;
1611         }
1612
1613         if (gpio) {
1614                 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1615                 return !gpio_get_value(gpio);
1616         }
1617
1618         return -1;
1619 }
1620
1621 #endif /* CONFIG_FSL_ESDHC */