mx6sabresd: Simplify the Ethernet PHY configuration
authorFabio Estevam <fabio.estevam@nxp.com>
Tue, 5 Jan 2016 19:02:53 +0000 (17:02 -0200)
committerStefano Babic <sbabic@denx.de>
Thu, 7 Jan 2016 16:47:12 +0000 (17:47 +0100)
commita307760ab48b428f4c2ac8b5676b29c56eee9f82
tree602ba86e93057820b224f7650d605df463548342
parentd584c68ce0f5bf2f430ccfb2ba00bd506206fb91
mx6sabresd: Simplify the Ethernet PHY configuration

As per the AR8031 datasheet:

"For a reliable power on reset, suggest to keep asserting the reset
low long enough (10ms) to ensure the clock is stable and clock-to-reset
1ms requirement is satisfied."

So do as suggested and also add a 100us delay after deasserting the
reset line to guarantee that the PHY ID can be read correctly and the
Atheros 8031 PHY driver can be loaded automatically.

This results in a simpler code.

Signed-off-by: Fabio Estevam <fabio.estevam@nxp.com>
Acked-by: Joe Hershberger <joe.hershberger@ni.com>
board/freescale/mx6sabresd/mx6sabresd.c