fsl-ddr: setup ODT_RD_CFG & ODT_WR_CFG when we interleave
[platform/kernel/u-boot.git] / cpu / mpc8xxx / ddr /
drwxr-xr-x   ..
-rw-r--r-- 957 Makefile
-rw-r--r-- 1595 common_timing_params.h
-rw-r--r-- 39493 ctrl_regs.c
-rw-r--r-- 2623 ddr.h
-rw-r--r-- 9323 ddr1_dimm_params.c
-rw-r--r-- 9459 ddr2_dimm_params.c
-rw-r--r-- 8141 ddr3_dimm_params.c
-rw-r--r-- 13287 lc_common_dimm_params.c
-rw-r--r-- 13441 main.c
-rw-r--r-- 8196 options.c
-rw-r--r-- 4810 util.c