From 17682a86da5e261be760a4b468206df53cd2c8bc Mon Sep 17 00:00:00 2001
From: Simon Pilgrim <llvm-dev@redking.me.uk>
Date: Mon, 22 Jan 2018 12:05:17 +0000
Subject: [PATCH] [X86][SSE] Add ISD::VECTOR_SHUFFLE to faux shuffle decoding
 (Reapplied)

Primarily, this allows us to use the aggressive extraction mechanisms in combineExtractWithShuffle earlier and make use of UNDEF elements that may be lost during lowering.

Reapplied after rL322279 was reverted at rL322335 due to PR35918, underlying issue was fixed at rL322644.

llvm-svn: 323104
---
 llvm/lib/Target/X86/X86ISelLowering.cpp           |  11 +
 llvm/test/CodeGen/X86/2011-12-8-bitcastintprom.ll |   4 +-
 llvm/test/CodeGen/X86/pmul.ll                     |  60 ++--
 llvm/test/CodeGen/X86/pr35918.ll                  |  14 +-
 llvm/test/CodeGen/X86/promote-vec3.ll             |   4 +-
 llvm/test/CodeGen/X86/psubus.ll                   |  17 +-
 llvm/test/CodeGen/X86/vector-compare-results.ll   | 356 ++++++++++------------
 llvm/test/CodeGen/X86/vector-sext.ll              |  30 +-
 llvm/test/CodeGen/X86/widen_load-2.ll             |  12 +-
 9 files changed, 238 insertions(+), 270 deletions(-)

diff --git a/llvm/lib/Target/X86/X86ISelLowering.cpp b/llvm/lib/Target/X86/X86ISelLowering.cpp
index 5d1066f..0f702c7 100644
--- a/llvm/lib/Target/X86/X86ISelLowering.cpp
+++ b/llvm/lib/Target/X86/X86ISelLowering.cpp
@@ -5953,6 +5953,17 @@ static bool getFauxShuffleMask(SDValue N, SmallVectorImpl<int> &Mask,
 
   unsigned Opcode = N.getOpcode();
   switch (Opcode) {
+  case ISD::VECTOR_SHUFFLE: {
+    // Don't treat ISD::VECTOR_SHUFFLE as a target shuffle so decode it here.
+    ArrayRef<int> ShuffleMask = cast<ShuffleVectorSDNode>(N)->getMask();
+    if (isUndefOrInRange(ShuffleMask, 0, 2 * NumElts)) {
+      Mask.append(ShuffleMask.begin(), ShuffleMask.end());
+      Ops.push_back(N.getOperand(0));
+      Ops.push_back(N.getOperand(1));
+      return true;
+    }
+    return false;
+  }
   case ISD::AND:
   case X86ISD::ANDNP: {
     // Attempt to decode as a per-byte mask.
diff --git a/llvm/test/CodeGen/X86/2011-12-8-bitcastintprom.ll b/llvm/test/CodeGen/X86/2011-12-8-bitcastintprom.ll
index 36ef1ba..7b5b205 100644
--- a/llvm/test/CodeGen/X86/2011-12-8-bitcastintprom.ll
+++ b/llvm/test/CodeGen/X86/2011-12-8-bitcastintprom.ll
@@ -9,9 +9,7 @@ define void @prom_bug(<4 x i8> %t, i16* %p) {
 ; SSE2-NEXT:    pand {{.*}}(%rip), %xmm0
 ; SSE2-NEXT:    packuswb %xmm0, %xmm0
 ; SSE2-NEXT:    packuswb %xmm0, %xmm0
-; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]
-; SSE2-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,5,5,6,7]
-; SSE2-NEXT:    movd %xmm0, %eax
+; SSE2-NEXT:    pextrw $0, %xmm0, %eax
 ; SSE2-NEXT:    movw %ax, (%rdi)
 ; SSE2-NEXT:    retq
 ;
diff --git a/llvm/test/CodeGen/X86/pmul.ll b/llvm/test/CodeGen/X86/pmul.ll
index f7d236e..56cee30 100644
--- a/llvm/test/CodeGen/X86/pmul.ll
+++ b/llvm/test/CodeGen/X86/pmul.ll
@@ -1386,39 +1386,39 @@ define <8 x i64> @mul_v8i64_sext(<8 x i16> %val1, <8 x i32> %val2) {
 ; SSE2-LABEL: mul_v8i64_sext:
 ; SSE2:       # %bb.0:
 ; SSE2-NEXT:    movdqa %xmm1, %xmm4
-; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[3,1,2,3]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm8 = xmm8[0],xmm1[0],xmm8[1],xmm1[1],xmm8[2],xmm1[2],xmm8[3],xmm1[3]
-; SSE2-NEXT:    movdqa %xmm8, %xmm1
-; SSE2-NEXT:    psrad $31, %xmm1
-; SSE2-NEXT:    psrad $16, %xmm8
-; SSE2-NEXT:    punpckldq {{.*#+}} xmm8 = xmm8[0],xmm1[0],xmm8[1],xmm1[1]
-; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm9 = xmm9[0],xmm1[0],xmm9[1],xmm1[1],xmm9[2],xmm1[2],xmm9[3],xmm1[3]
-; SSE2-NEXT:    movdqa %xmm9, %xmm1
-; SSE2-NEXT:    psrad $31, %xmm1
+; SSE2-NEXT:    movdqa %xmm0, %xmm1
+; SSE2-NEXT:    punpckhwd {{.*#+}} xmm9 = xmm9[4],xmm1[4],xmm9[5],xmm1[5],xmm9[6],xmm1[6],xmm9[7],xmm1[7]
+; SSE2-NEXT:    movdqa %xmm9, %xmm0
+; SSE2-NEXT:    psrad $31, %xmm0
 ; SSE2-NEXT:    psrad $16, %xmm9
-; SSE2-NEXT:    punpckldq {{.*#+}} xmm9 = xmm9[0],xmm1[0],xmm9[1],xmm1[1]
-; SSE2-NEXT:    punpckhwd {{.*#+}} xmm7 = xmm7[4],xmm0[4],xmm7[5],xmm0[5],xmm7[6],xmm0[6],xmm7[7],xmm0[7]
+; SSE2-NEXT:    punpckldq {{.*#+}} xmm9 = xmm9[0],xmm0[0],xmm9[1],xmm0[1]
+; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
+; SSE2-NEXT:    movdqa %xmm0, %xmm3
+; SSE2-NEXT:    psrad $31, %xmm3
+; SSE2-NEXT:    psrad $16, %xmm0
+; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[1],xmm3[1]
+; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm1[2,3,0,1]
+; SSE2-NEXT:    pshuflw {{.*#+}} xmm8 = xmm3[0,2,2,3,4,5,6,7]
+; SSE2-NEXT:    movdqa %xmm8, %xmm3
+; SSE2-NEXT:    psrad $31, %xmm3
+; SSE2-NEXT:    psrad $16, %xmm8
+; SSE2-NEXT:    punpckldq {{.*#+}} xmm8 = xmm8[0],xmm3[0],xmm8[1],xmm3[1]
+; SSE2-NEXT:    pshuflw {{.*#+}} xmm7 = xmm1[0,2,2,3,4,5,6,7]
 ; SSE2-NEXT:    movdqa %xmm7, %xmm1
 ; SSE2-NEXT:    psrad $31, %xmm1
 ; SSE2-NEXT:    psrad $16, %xmm7
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm7 = xmm7[0],xmm1[0],xmm7[1],xmm1[1]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
-; SSE2-NEXT:    movdqa %xmm0, %xmm1
-; SSE2-NEXT:    psrad $31, %xmm1
-; SSE2-NEXT:    psrad $16, %xmm0
-; SSE2-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
 ; SSE2-NEXT:    pshufd {{.*#+}} xmm3 = xmm2[2,3,0,1]
 ; SSE2-NEXT:    movdqa %xmm3, %xmm1
 ; SSE2-NEXT:    psrad $31, %xmm1
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm3 = xmm3[0],xmm1[0],xmm3[1],xmm1[1]
+; SSE2-NEXT:    movdqa %xmm2, %xmm1
+; SSE2-NEXT:    psrad $31, %xmm1
+; SSE2-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
 ; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm4[2,3,0,1]
 ; SSE2-NEXT:    movdqa %xmm1, %xmm5
 ; SSE2-NEXT:    psrad $31, %xmm5
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm1 = xmm1[0],xmm5[0],xmm1[1],xmm5[1]
-; SSE2-NEXT:    movdqa %xmm2, %xmm5
-; SSE2-NEXT:    psrad $31, %xmm5
-; SSE2-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm5[0],xmm2[1],xmm5[1]
 ; SSE2-NEXT:    movdqa %xmm4, %xmm5
 ; SSE2-NEXT:    psrad $31, %xmm5
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm4 = xmm4[0],xmm5[0],xmm4[1],xmm5[1]
@@ -1432,26 +1432,26 @@ define <8 x i64> @mul_v8i64_sext(<8 x i16> %val1, <8 x i32> %val2) {
 ; SSE2-NEXT:    psllq $32, %xmm6
 ; SSE2-NEXT:    pmuludq %xmm4, %xmm0
 ; SSE2-NEXT:    paddq %xmm6, %xmm0
-; SSE2-NEXT:    movdqa %xmm2, %xmm4
+; SSE2-NEXT:    movdqa %xmm7, %xmm4
 ; SSE2-NEXT:    psrlq $32, %xmm4
-; SSE2-NEXT:    pmuludq %xmm7, %xmm4
-; SSE2-NEXT:    movdqa %xmm7, %xmm5
+; SSE2-NEXT:    pmuludq %xmm1, %xmm4
+; SSE2-NEXT:    movdqa %xmm1, %xmm5
 ; SSE2-NEXT:    psrlq $32, %xmm5
-; SSE2-NEXT:    pmuludq %xmm2, %xmm5
+; SSE2-NEXT:    pmuludq %xmm7, %xmm5
 ; SSE2-NEXT:    paddq %xmm4, %xmm5
 ; SSE2-NEXT:    psllq $32, %xmm5
-; SSE2-NEXT:    pmuludq %xmm7, %xmm2
-; SSE2-NEXT:    paddq %xmm5, %xmm2
-; SSE2-NEXT:    movdqa %xmm1, %xmm4
+; SSE2-NEXT:    pmuludq %xmm7, %xmm1
+; SSE2-NEXT:    paddq %xmm5, %xmm1
+; SSE2-NEXT:    movdqa %xmm2, %xmm4
 ; SSE2-NEXT:    psrlq $32, %xmm4
 ; SSE2-NEXT:    pmuludq %xmm9, %xmm4
 ; SSE2-NEXT:    movdqa %xmm9, %xmm5
 ; SSE2-NEXT:    psrlq $32, %xmm5
-; SSE2-NEXT:    pmuludq %xmm1, %xmm5
+; SSE2-NEXT:    pmuludq %xmm2, %xmm5
 ; SSE2-NEXT:    paddq %xmm4, %xmm5
 ; SSE2-NEXT:    psllq $32, %xmm5
-; SSE2-NEXT:    pmuludq %xmm9, %xmm1
-; SSE2-NEXT:    paddq %xmm5, %xmm1
+; SSE2-NEXT:    pmuludq %xmm9, %xmm2
+; SSE2-NEXT:    paddq %xmm5, %xmm2
 ; SSE2-NEXT:    movdqa %xmm3, %xmm4
 ; SSE2-NEXT:    psrlq $32, %xmm4
 ; SSE2-NEXT:    pmuludq %xmm8, %xmm4
diff --git a/llvm/test/CodeGen/X86/pr35918.ll b/llvm/test/CodeGen/X86/pr35918.ll
index 5da76d3..469fe14 100644
--- a/llvm/test/CodeGen/X86/pr35918.ll
+++ b/llvm/test/CodeGen/X86/pr35918.ll
@@ -9,11 +9,11 @@ define void @fetch_r16g16_snorm_unorm8(<4 x i8>*, i8*, i32, i32, { [2048 x i32],
 ; X86-SKYLAKE:       # %bb.0: # %entry
 ; X86-SKYLAKE-NEXT:    subl $12, %esp
 ; X86-SKYLAKE-NEXT:    movl {{[0-9]+}}(%esp), %eax
+; X86-SKYLAKE-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 ; X86-SKYLAKE-NEXT:    vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
-; X86-SKYLAKE-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[2,3],zero,zero,zero,zero
-; X86-SKYLAKE-NEXT:    movl {{[0-9]+}}(%esp), %eax
-; X86-SKYLAKE-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X86-SKYLAKE-NEXT:    vpxor %xmm1, %xmm1, %xmm1
+; X86-SKYLAKE-NEXT:    vpunpcklwd {{.*#+}} xmm0 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
+; X86-SKYLAKE-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X86-SKYLAKE-NEXT:    vpmaxsd %xmm1, %xmm0, %xmm0
 ; X86-SKYLAKE-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 ; X86-SKYLAKE-NEXT:    vpsrld $7, %xmm0, %xmm0
@@ -29,7 +29,7 @@ define void @fetch_r16g16_snorm_unorm8(<4 x i8>*, i8*, i32, i32, { [2048 x i32],
 ; X86-SKX-NEXT:    subl $12, %esp
 ; X86-SKX-NEXT:    movl {{[0-9]+}}(%esp), %eax
 ; X86-SKX-NEXT:    vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
-; X86-SKX-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[2,3],zero,zero,zero,zero
+; X86-SKX-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[u,u],zero,zero,xmm0[u,u]
 ; X86-SKX-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X86-SKX-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 ; X86-SKX-NEXT:    vpmaxsd %xmm1, %xmm0, %xmm0
@@ -53,9 +53,9 @@ define void @fetch_r16g16_snorm_unorm8(<4 x i8>*, i8*, i32, i32, { [2048 x i32],
 ; X64-SKYLAKE-LABEL: fetch_r16g16_snorm_unorm8:
 ; X64-SKYLAKE:       # %bb.0: # %entry
 ; X64-SKYLAKE-NEXT:    vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
-; X64-SKYLAKE-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[2,3],zero,zero,zero,zero
-; X64-SKYLAKE-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X64-SKYLAKE-NEXT:    vpxor %xmm1, %xmm1, %xmm1
+; X64-SKYLAKE-NEXT:    vpunpcklwd {{.*#+}} xmm0 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
+; X64-SKYLAKE-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X64-SKYLAKE-NEXT:    vpmaxsd %xmm1, %xmm0, %xmm0
 ; X64-SKYLAKE-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 ; X64-SKYLAKE-NEXT:    vpsrld $7, %xmm0, %xmm0
@@ -69,7 +69,7 @@ define void @fetch_r16g16_snorm_unorm8(<4 x i8>*, i8*, i32, i32, { [2048 x i32],
 ; X64-SKX-LABEL: fetch_r16g16_snorm_unorm8:
 ; X64-SKX:       # %bb.0: # %entry
 ; X64-SKX-NEXT:    vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
-; X64-SKX-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[2,3],zero,zero,zero,zero
+; X64-SKX-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,xmm0[0,1],zero,zero,xmm0[2,3],zero,zero,xmm0[u,u],zero,zero,xmm0[u,u]
 ; X64-SKX-NEXT:    vpsrad $16, %xmm0, %xmm0
 ; X64-SKX-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 ; X64-SKX-NEXT:    vpmaxsd %xmm1, %xmm0, %xmm0
diff --git a/llvm/test/CodeGen/X86/promote-vec3.ll b/llvm/test/CodeGen/X86/promote-vec3.ll
index 085e14e..2719b8b 100644
--- a/llvm/test/CodeGen/X86/promote-vec3.ll
+++ b/llvm/test/CodeGen/X86/promote-vec3.ll
@@ -14,11 +14,9 @@ define <3 x i16> @zext_i8(<3 x i8>) {
 ; SSE3-NEXT:    pinsrw $1, %eax, %xmm0
 ; SSE3-NEXT:    movzbl {{[0-9]+}}(%esp), %eax
 ; SSE3-NEXT:    pinsrw $2, %eax, %xmm0
-; SSE3-NEXT:    pxor %xmm1, %xmm1
+; SSE3-NEXT:    pextrw $0, %xmm0, %eax
 ; SSE3-NEXT:    pextrw $1, %xmm0, %edx
 ; SSE3-NEXT:    pextrw $2, %xmm0, %ecx
-; SSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
-; SSE3-NEXT:    movd %xmm0, %eax
 ; SSE3-NEXT:    # kill: def %ax killed %ax killed %eax
 ; SSE3-NEXT:    # kill: def %dx killed %dx killed %edx
 ; SSE3-NEXT:    # kill: def %cx killed %cx killed %ecx
diff --git a/llvm/test/CodeGen/X86/psubus.ll b/llvm/test/CodeGen/X86/psubus.ll
index a6a4bff..71dff9f 100644
--- a/llvm/test/CodeGen/X86/psubus.ll
+++ b/llvm/test/CodeGen/X86/psubus.ll
@@ -2095,25 +2095,18 @@ define <16 x i16> @psubus_16i32_max(<16 x i16> %x, <16 x i32> %y) nounwind {
 ;
 ; AVX1-LABEL: psubus_16i32_max:
 ; AVX1:       # %bb.0: # %vector.ph
-; AVX1-NEXT:    vextractf128 $1, %ymm2, %xmm3
-; AVX1-NEXT:    vmovdqa {{.*#+}} xmm4 = [65535,65535,65535,65535]
-; AVX1-NEXT:    vpminud %xmm4, %xmm3, %xmm3
-; AVX1-NEXT:    vpminud %xmm4, %xmm2, %xmm2
-; AVX1-NEXT:    vpackusdw %xmm3, %xmm2, %xmm2
 ; AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm3
+; AVX1-NEXT:    vmovdqa {{.*#+}} xmm4 = [65535,65535,65535,65535]
 ; AVX1-NEXT:    vpminud %xmm4, %xmm3, %xmm3
 ; AVX1-NEXT:    vpminud %xmm4, %xmm1, %xmm1
 ; AVX1-NEXT:    vpackusdw %xmm3, %xmm1, %xmm1
+; AVX1-NEXT:    vextractf128 $1, %ymm2, %xmm3
+; AVX1-NEXT:    vpminud %xmm4, %xmm3, %xmm3
+; AVX1-NEXT:    vpminud %xmm4, %xmm2, %xmm2
+; AVX1-NEXT:    vpackusdw %xmm3, %xmm2, %xmm2
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm3
 ; AVX1-NEXT:    vpsubusw %xmm2, %xmm3, %xmm2
 ; AVX1-NEXT:    vpsubusw %xmm1, %xmm0, %xmm0
-; AVX1-NEXT:    vpmovzxwd {{.*#+}} xmm1 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
-; AVX1-NEXT:    vpmovzxwd {{.*#+}} xmm3 = xmm2[0],zero,xmm2[1],zero,xmm2[2],zero,xmm2[3],zero
-; AVX1-NEXT:    vpxor %xmm4, %xmm4, %xmm4
-; AVX1-NEXT:    vpunpckhwd {{.*#+}} xmm2 = xmm2[4],xmm4[4],xmm2[5],xmm4[5],xmm2[6],xmm4[6],xmm2[7],xmm4[7]
-; AVX1-NEXT:    vpackusdw %xmm2, %xmm3, %xmm2
-; AVX1-NEXT:    vpunpckhwd {{.*#+}} xmm0 = xmm0[4],xmm4[4],xmm0[5],xmm4[5],xmm0[6],xmm4[6],xmm0[7],xmm4[7]
-; AVX1-NEXT:    vpackusdw %xmm0, %xmm1, %xmm0
 ; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
diff --git a/llvm/test/CodeGen/X86/vector-compare-results.ll b/llvm/test/CodeGen/X86/vector-compare-results.ll
index 57d097a..3eb13be 100644
--- a/llvm/test/CodeGen/X86/vector-compare-results.ll
+++ b/llvm/test/CodeGen/X86/vector-compare-results.ll
@@ -6654,171 +6654,163 @@ define <32 x i1> @test_cmp_v32f64(<32 x double> %a0, <32 x double> %a1) nounwind
 ; SSE42-NEXT:    pushq %r13
 ; SSE42-NEXT:    pushq %r12
 ; SSE42-NEXT:    pushq %rbx
+; SSE42-NEXT:    movq %rdi, -{{[0-9]+}}(%rsp) # 8-byte Spill
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm8
 ; SSE42-NEXT:    cmpltpd %xmm7, %xmm8
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm7
 ; SSE42-NEXT:    cmpltpd %xmm6, %xmm7
-; SSE42-NEXT:    shufps {{.*#+}} xmm7 = xmm7[0,2],xmm8[0,2]
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm6
 ; SSE42-NEXT:    cmpltpd %xmm5, %xmm6
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm5
 ; SSE42-NEXT:    cmpltpd %xmm4, %xmm5
-; SSE42-NEXT:    shufps {{.*#+}} xmm5 = xmm5[0,2],xmm6[0,2]
-; SSE42-NEXT:    packssdw %xmm7, %xmm5
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm4
 ; SSE42-NEXT:    cmpltpd %xmm3, %xmm4
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm3
 ; SSE42-NEXT:    cmpltpd %xmm2, %xmm3
-; SSE42-NEXT:    shufps {{.*#+}} xmm3 = xmm3[0,2],xmm4[0,2]
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm2
 ; SSE42-NEXT:    cmpltpd %xmm1, %xmm2
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm1
 ; SSE42-NEXT:    cmpltpd %xmm0, %xmm1
 ; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
-; SSE42-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm2[0,2]
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm2
-; SSE42-NEXT:    packssdw %xmm3, %xmm1
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm3
-; SSE42-NEXT:    packsswb %xmm5, %xmm1
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm3
-; SSE42-NEXT:    shufps {{.*#+}} xmm3 = xmm3[0,2],xmm4[0,2]
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm2
-; SSE42-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm4[0,2]
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    packssdw %xmm3, %xmm2
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm3
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm3
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    shufps {{.*#+}} xmm4 = xmm4[0,2],xmm3[0,2]
-; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm3
-; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm3
 ; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
-; SSE42-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm3[0,2]
-; SSE42-NEXT:    packssdw %xmm4, %xmm0
-; SSE42-NEXT:    packsswb %xmm2, %xmm0
-; SSE42-NEXT:    pextrb $1, %xmm0, %eax
-; SSE42-NEXT:    andl $1, %eax
-; SSE42-NEXT:    pextrb $0, %xmm0, %ecx
-; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    leal (%rcx,%rax,2), %eax
-; SSE42-NEXT:    pextrb $2, %xmm0, %ecx
-; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    leal (%rax,%rcx,4), %r8d
-; SSE42-NEXT:    pextrb $3, %xmm0, %r9d
-; SSE42-NEXT:    pextrb $4, %xmm0, %r14d
-; SSE42-NEXT:    pextrb $5, %xmm0, %r11d
-; SSE42-NEXT:    pextrb $6, %xmm0, %r10d
-; SSE42-NEXT:    pextrb $7, %xmm0, %r15d
+; SSE42-NEXT:    pextrb $8, %xmm0, %r8d
+; SSE42-NEXT:    pextrb $0, %xmm0, %r10d
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %ebp
+; SSE42-NEXT:    pextrb $8, %xmm0, %edi
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %r15d
+; SSE42-NEXT:    pextrb $8, %xmm0, %r11d
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %r14d
+; SSE42-NEXT:    pextrb $8, %xmm0, %r9d
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %esi
 ; SSE42-NEXT:    pextrb $8, %xmm0, %r12d
-; SSE42-NEXT:    pextrb $9, %xmm0, %r13d
-; SSE42-NEXT:    pextrb $10, %xmm0, %ebx
-; SSE42-NEXT:    pextrb $11, %xmm0, %ebp
-; SSE42-NEXT:    pextrb $12, %xmm0, %esi
-; SSE42-NEXT:    pextrb $13, %xmm0, %edx
-; SSE42-NEXT:    pextrb $14, %xmm0, %ecx
-; SSE42-NEXT:    pextrb $15, %xmm0, %eax
-; SSE42-NEXT:    andl $1, %r9d
-; SSE42-NEXT:    leal (%r8,%r9,8), %r8d
-; SSE42-NEXT:    andl $1, %r14d
-; SSE42-NEXT:    shll $4, %r14d
-; SSE42-NEXT:    orl %r8d, %r14d
-; SSE42-NEXT:    andl $1, %r11d
-; SSE42-NEXT:    shll $5, %r11d
-; SSE42-NEXT:    orl %r14d, %r11d
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm0, %ebx
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    pextrb $0, %xmm0, %eax
+; SSE42-NEXT:    pextrb $8, %xmm0, %r13d
+; SSE42-NEXT:    movapd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    cmpltpd {{[0-9]+}}(%rsp), %xmm0
+; SSE42-NEXT:    andl $1, %r8d
 ; SSE42-NEXT:    andl $1, %r10d
-; SSE42-NEXT:    shll $6, %r10d
-; SSE42-NEXT:    andl $1, %r15d
-; SSE42-NEXT:    shll $7, %r15d
-; SSE42-NEXT:    orl %r10d, %r15d
-; SSE42-NEXT:    andl $1, %r12d
-; SSE42-NEXT:    shll $8, %r12d
-; SSE42-NEXT:    orl %r15d, %r12d
-; SSE42-NEXT:    andl $1, %r13d
-; SSE42-NEXT:    shll $9, %r13d
-; SSE42-NEXT:    orl %r12d, %r13d
-; SSE42-NEXT:    andl $1, %ebx
-; SSE42-NEXT:    shll $10, %ebx
-; SSE42-NEXT:    orl %r13d, %ebx
+; SSE42-NEXT:    leal (%r10,%r8,2), %ecx
 ; SSE42-NEXT:    andl $1, %ebp
-; SSE42-NEXT:    shll $11, %ebp
-; SSE42-NEXT:    orl %ebx, %ebp
+; SSE42-NEXT:    leal (%rcx,%rbp,4), %r8d
+; SSE42-NEXT:    pextrb $0, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $8, %xmm0, %ebp
+; SSE42-NEXT:    andl $1, %edi
+; SSE42-NEXT:    leal (%r8,%rdi,8), %r8d
+; SSE42-NEXT:    andl $1, %r15d
+; SSE42-NEXT:    shll $4, %r15d
+; SSE42-NEXT:    orl %r8d, %r15d
+; SSE42-NEXT:    pextrb $8, %xmm1, %edi
+; SSE42-NEXT:    movq %rdi, -{{[0-9]+}}(%rsp) # 8-byte Spill
+; SSE42-NEXT:    pextrb $0, %xmm1, %r10d
+; SSE42-NEXT:    andl $1, %r11d
+; SSE42-NEXT:    shll $5, %r11d
+; SSE42-NEXT:    orl %r15d, %r11d
+; SSE42-NEXT:    andl $1, %r14d
+; SSE42-NEXT:    shll $6, %r14d
+; SSE42-NEXT:    andl $1, %r9d
+; SSE42-NEXT:    shll $7, %r9d
+; SSE42-NEXT:    orl %r14d, %r9d
+; SSE42-NEXT:    pextrb $0, %xmm2, %r14d
+; SSE42-NEXT:    pextrb $8, %xmm2, %edi
+; SSE42-NEXT:    movq %rdi, -{{[0-9]+}}(%rsp) # 8-byte Spill
 ; SSE42-NEXT:    andl $1, %esi
-; SSE42-NEXT:    shll $12, %esi
-; SSE42-NEXT:    orl %ebp, %esi
+; SSE42-NEXT:    shll $8, %esi
+; SSE42-NEXT:    orl %r9d, %esi
+; SSE42-NEXT:    andl $1, %r12d
+; SSE42-NEXT:    shll $9, %r12d
+; SSE42-NEXT:    orl %esi, %r12d
+; SSE42-NEXT:    pextrb $0, %xmm3, %r8d
+; SSE42-NEXT:    pextrb $8, %xmm3, %r15d
 ; SSE42-NEXT:    andl $1, %edx
-; SSE42-NEXT:    shll $13, %edx
-; SSE42-NEXT:    orl %esi, %edx
-; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    shll $14, %ecx
-; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    shll $15, %eax
-; SSE42-NEXT:    orl %ecx, %eax
-; SSE42-NEXT:    orl %r11d, %eax
-; SSE42-NEXT:    movw %ax, 2(%rdi)
-; SSE42-NEXT:    pextrb $1, %xmm1, %eax
+; SSE42-NEXT:    shll $10, %edx
+; SSE42-NEXT:    orl %r12d, %edx
+; SSE42-NEXT:    andl $1, %ebx
+; SSE42-NEXT:    shll $11, %ebx
+; SSE42-NEXT:    orl %edx, %ebx
+; SSE42-NEXT:    pextrb $0, %xmm4, %r12d
+; SSE42-NEXT:    pextrb $8, %xmm4, %edi
 ; SSE42-NEXT:    andl $1, %eax
-; SSE42-NEXT:    pextrb $0, %xmm1, %ecx
-; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    leal (%rcx,%rax,2), %eax
-; SSE42-NEXT:    pextrb $2, %xmm1, %ecx
+; SSE42-NEXT:    shll $12, %eax
+; SSE42-NEXT:    orl %ebx, %eax
+; SSE42-NEXT:    andl $1, %r13d
+; SSE42-NEXT:    shll $13, %r13d
+; SSE42-NEXT:    orl %eax, %r13d
+; SSE42-NEXT:    pextrb $0, %xmm5, %eax
+; SSE42-NEXT:    pextrb $8, %xmm5, %ebx
 ; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    leal (%rax,%rcx,4), %r8d
-; SSE42-NEXT:    pextrb $3, %xmm1, %r9d
-; SSE42-NEXT:    pextrb $4, %xmm1, %r14d
-; SSE42-NEXT:    pextrb $5, %xmm1, %r11d
-; SSE42-NEXT:    pextrb $6, %xmm1, %r10d
-; SSE42-NEXT:    pextrb $7, %xmm1, %r15d
-; SSE42-NEXT:    pextrb $8, %xmm1, %r12d
-; SSE42-NEXT:    pextrb $9, %xmm1, %r13d
-; SSE42-NEXT:    pextrb $10, %xmm1, %ebx
-; SSE42-NEXT:    pextrb $11, %xmm1, %ebp
-; SSE42-NEXT:    pextrb $12, %xmm1, %edx
-; SSE42-NEXT:    pextrb $13, %xmm1, %esi
-; SSE42-NEXT:    pextrb $14, %xmm1, %ecx
-; SSE42-NEXT:    pextrb $15, %xmm1, %eax
-; SSE42-NEXT:    andl $1, %r9d
-; SSE42-NEXT:    leal (%r8,%r9,8), %r8d
-; SSE42-NEXT:    andl $1, %r14d
-; SSE42-NEXT:    shll $4, %r14d
-; SSE42-NEXT:    orl %r8d, %r14d
-; SSE42-NEXT:    andl $1, %r11d
-; SSE42-NEXT:    shll $5, %r11d
-; SSE42-NEXT:    orl %r14d, %r11d
+; SSE42-NEXT:    shll $14, %ecx
+; SSE42-NEXT:    orl %r13d, %ecx
+; SSE42-NEXT:    shll $15, %ebp
+; SSE42-NEXT:    orl %ecx, %ebp
+; SSE42-NEXT:    pextrb $0, %xmm6, %r13d
+; SSE42-NEXT:    pextrb $8, %xmm6, %edx
+; SSE42-NEXT:    orl %r11d, %ebp
+; SSE42-NEXT:    movq -{{[0-9]+}}(%rsp), %r9 # 8-byte Reload
+; SSE42-NEXT:    movw %bp, 2(%r9)
+; SSE42-NEXT:    pextrb $0, %xmm7, %r11d
+; SSE42-NEXT:    pextrb $8, %xmm7, %ecx
+; SSE42-NEXT:    movq -{{[0-9]+}}(%rsp), %rsi # 8-byte Reload
+; SSE42-NEXT:    andl $1, %esi
 ; SSE42-NEXT:    andl $1, %r10d
-; SSE42-NEXT:    shll $6, %r10d
+; SSE42-NEXT:    leal (%r10,%rsi,2), %esi
+; SSE42-NEXT:    andl $1, %r14d
+; SSE42-NEXT:    leal (%rsi,%r14,4), %r14d
+; SSE42-NEXT:    pextrb $0, %xmm8, %r10d
+; SSE42-NEXT:    pextrb $8, %xmm8, %ebp
+; SSE42-NEXT:    movq -{{[0-9]+}}(%rsp), %rsi # 8-byte Reload
+; SSE42-NEXT:    andl $1, %esi
+; SSE42-NEXT:    leal (%r14,%rsi,8), %esi
+; SSE42-NEXT:    andl $1, %r8d
+; SSE42-NEXT:    shll $4, %r8d
+; SSE42-NEXT:    orl %esi, %r8d
 ; SSE42-NEXT:    andl $1, %r15d
-; SSE42-NEXT:    shll $7, %r15d
-; SSE42-NEXT:    orl %r10d, %r15d
+; SSE42-NEXT:    shll $5, %r15d
+; SSE42-NEXT:    orl %r8d, %r15d
 ; SSE42-NEXT:    andl $1, %r12d
-; SSE42-NEXT:    shll $8, %r12d
-; SSE42-NEXT:    orl %r15d, %r12d
-; SSE42-NEXT:    andl $1, %r13d
-; SSE42-NEXT:    shll $9, %r13d
-; SSE42-NEXT:    orl %r12d, %r13d
+; SSE42-NEXT:    shll $6, %r12d
+; SSE42-NEXT:    andl $1, %edi
+; SSE42-NEXT:    shll $7, %edi
+; SSE42-NEXT:    orl %r12d, %edi
+; SSE42-NEXT:    andl $1, %eax
+; SSE42-NEXT:    shll $8, %eax
+; SSE42-NEXT:    orl %edi, %eax
 ; SSE42-NEXT:    andl $1, %ebx
-; SSE42-NEXT:    shll $10, %ebx
-; SSE42-NEXT:    orl %r13d, %ebx
-; SSE42-NEXT:    andl $1, %ebp
-; SSE42-NEXT:    shll $11, %ebp
-; SSE42-NEXT:    orl %ebx, %ebp
+; SSE42-NEXT:    shll $9, %ebx
+; SSE42-NEXT:    orl %eax, %ebx
+; SSE42-NEXT:    andl $1, %r13d
+; SSE42-NEXT:    shll $10, %r13d
+; SSE42-NEXT:    orl %ebx, %r13d
 ; SSE42-NEXT:    andl $1, %edx
-; SSE42-NEXT:    shll $12, %edx
-; SSE42-NEXT:    orl %ebp, %edx
-; SSE42-NEXT:    andl $1, %esi
-; SSE42-NEXT:    shll $13, %esi
-; SSE42-NEXT:    orl %edx, %esi
+; SSE42-NEXT:    shll $11, %edx
+; SSE42-NEXT:    orl %r13d, %edx
+; SSE42-NEXT:    andl $1, %r11d
+; SSE42-NEXT:    shll $12, %r11d
+; SSE42-NEXT:    orl %edx, %r11d
 ; SSE42-NEXT:    andl $1, %ecx
-; SSE42-NEXT:    shll $14, %ecx
-; SSE42-NEXT:    orl %esi, %ecx
-; SSE42-NEXT:    shll $15, %eax
-; SSE42-NEXT:    orl %ecx, %eax
-; SSE42-NEXT:    orl %r11d, %eax
-; SSE42-NEXT:    movw %ax, (%rdi)
-; SSE42-NEXT:    movq %rdi, %rax
+; SSE42-NEXT:    shll $13, %ecx
+; SSE42-NEXT:    orl %r11d, %ecx
+; SSE42-NEXT:    andl $1, %r10d
+; SSE42-NEXT:    shll $14, %r10d
+; SSE42-NEXT:    orl %ecx, %r10d
+; SSE42-NEXT:    shll $15, %ebp
+; SSE42-NEXT:    orl %r10d, %ebp
+; SSE42-NEXT:    orl %r15d, %ebp
+; SSE42-NEXT:    movw %bp, (%r9)
+; SSE42-NEXT:    movq %r9, %rax
 ; SSE42-NEXT:    popq %rbx
 ; SSE42-NEXT:    popq %r12
 ; SSE42-NEXT:    popq %r13
@@ -7325,158 +7317,144 @@ define <32 x i1> @test_cmp_v32i64(<32 x i64> %a0, <32 x i64> %a1) nounwind {
 ;
 ; SSE42-LABEL: test_cmp_v32i64:
 ; SSE42:       # %bb.0:
-; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm8
+; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm15
+; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm14
+; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm13
+; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm12
 ; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm11
 ; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm10
-; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm12
 ; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm9
-; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm14
-; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm13
-; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm15
+; SSE42-NEXT:    movdqa {{[0-9]+}}(%rsp), %xmm8
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm7
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm6
-; SSE42-NEXT:    shufps {{.*#+}} xmm6 = xmm6[0,2],xmm7[0,2]
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm5
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm4
-; SSE42-NEXT:    shufps {{.*#+}} xmm4 = xmm4[0,2],xmm5[0,2]
-; SSE42-NEXT:    packssdw %xmm6, %xmm4
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm3
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm2
-; SSE42-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm3[0,2]
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm1
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm0
-; SSE42-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[0,2]
-; SSE42-NEXT:    packssdw %xmm2, %xmm0
-; SSE42-NEXT:    packsswb %xmm4, %xmm0
-; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm15
-; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm13
-; SSE42-NEXT:    shufps {{.*#+}} xmm13 = xmm13[0,2],xmm15[0,2]
-; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm14
+; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm8
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm9
-; SSE42-NEXT:    shufps {{.*#+}} xmm9 = xmm9[0,2],xmm14[0,2]
-; SSE42-NEXT:    packssdw %xmm13, %xmm9
-; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm12
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm10
-; SSE42-NEXT:    shufps {{.*#+}} xmm10 = xmm10[0,2],xmm12[0,2]
 ; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm11
-; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm8
-; SSE42-NEXT:    shufps {{.*#+}} xmm8 = xmm8[0,2],xmm11[0,2]
-; SSE42-NEXT:    packssdw %xmm10, %xmm8
-; SSE42-NEXT:    packsswb %xmm9, %xmm8
-; SSE42-NEXT:    pextrb $1, %xmm8, %eax
+; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm12
+; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm13
+; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm14
+; SSE42-NEXT:    pcmpgtq {{[0-9]+}}(%rsp), %xmm15
+; SSE42-NEXT:    pextrb $8, %xmm15, %eax
 ; SSE42-NEXT:    andl $1, %eax
-; SSE42-NEXT:    pextrb $0, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm15, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rcx,%rax,2), %eax
-; SSE42-NEXT:    pextrb $2, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm14, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rax,%rcx,4), %eax
-; SSE42-NEXT:    pextrb $3, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $8, %xmm14, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rax,%rcx,8), %eax
-; SSE42-NEXT:    pextrb $4, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm13, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $4, %ecx
 ; SSE42-NEXT:    orl %eax, %ecx
-; SSE42-NEXT:    pextrb $5, %xmm8, %eax
+; SSE42-NEXT:    pextrb $8, %xmm13, %eax
 ; SSE42-NEXT:    andl $1, %eax
 ; SSE42-NEXT:    shll $5, %eax
 ; SSE42-NEXT:    orl %ecx, %eax
-; SSE42-NEXT:    pextrb $6, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm12, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $6, %ecx
-; SSE42-NEXT:    pextrb $7, %xmm8, %edx
+; SSE42-NEXT:    pextrb $8, %xmm12, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $7, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $8, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm11, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $8, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $9, %xmm8, %edx
+; SSE42-NEXT:    pextrb $8, %xmm11, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $9, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $10, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm10, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $10, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $11, %xmm8, %edx
+; SSE42-NEXT:    pextrb $8, %xmm10, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $11, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $12, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm9, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $12, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $13, %xmm8, %edx
+; SSE42-NEXT:    pextrb $8, %xmm9, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $13, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $14, %xmm8, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm8, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $14, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $15, %xmm8, %edx
+; SSE42-NEXT:    pextrb $8, %xmm8, %edx
 ; SSE42-NEXT:    shll $15, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
 ; SSE42-NEXT:    orl %eax, %edx
 ; SSE42-NEXT:    movw %dx, 2(%rdi)
-; SSE42-NEXT:    pextrb $1, %xmm0, %eax
+; SSE42-NEXT:    pextrb $8, %xmm0, %eax
 ; SSE42-NEXT:    andl $1, %eax
 ; SSE42-NEXT:    pextrb $0, %xmm0, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rcx,%rax,2), %eax
-; SSE42-NEXT:    pextrb $2, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm1, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rax,%rcx,4), %eax
-; SSE42-NEXT:    pextrb $3, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $8, %xmm1, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    leal (%rax,%rcx,8), %eax
-; SSE42-NEXT:    pextrb $4, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm2, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $4, %ecx
 ; SSE42-NEXT:    orl %eax, %ecx
-; SSE42-NEXT:    pextrb $5, %xmm0, %eax
+; SSE42-NEXT:    pextrb $8, %xmm2, %eax
 ; SSE42-NEXT:    andl $1, %eax
 ; SSE42-NEXT:    shll $5, %eax
 ; SSE42-NEXT:    orl %ecx, %eax
-; SSE42-NEXT:    pextrb $6, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm3, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $6, %ecx
-; SSE42-NEXT:    pextrb $7, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm3, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $7, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $8, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm4, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $8, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $9, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm4, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $9, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $10, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm5, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $10, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $11, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm5, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $11, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $12, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm6, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $12, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $13, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm6, %edx
 ; SSE42-NEXT:    andl $1, %edx
 ; SSE42-NEXT:    shll $13, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
-; SSE42-NEXT:    pextrb $14, %xmm0, %ecx
+; SSE42-NEXT:    pextrb $0, %xmm7, %ecx
 ; SSE42-NEXT:    andl $1, %ecx
 ; SSE42-NEXT:    shll $14, %ecx
 ; SSE42-NEXT:    orl %edx, %ecx
-; SSE42-NEXT:    pextrb $15, %xmm0, %edx
+; SSE42-NEXT:    pextrb $8, %xmm7, %edx
 ; SSE42-NEXT:    shll $15, %edx
 ; SSE42-NEXT:    orl %ecx, %edx
 ; SSE42-NEXT:    orl %eax, %edx
diff --git a/llvm/test/CodeGen/X86/vector-sext.ll b/llvm/test/CodeGen/X86/vector-sext.ll
index a8e6ec4..4e0cd76 100644
--- a/llvm/test/CodeGen/X86/vector-sext.ll
+++ b/llvm/test/CodeGen/X86/vector-sext.ll
@@ -449,7 +449,7 @@ define <4 x i64> @sext_16i8_to_4i64(<16 x i8> %A) nounwind uwtable readnone ssp
 ; SSSE3-NEXT:    psrad $31, %xmm2
 ; SSSE3-NEXT:    psrad $24, %xmm0
 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1]
-; SSSE3-NEXT:    pshufb {{.*#+}} xmm1 = xmm1[u,u,u,2,u,u,u,3,u,u,u],zero,xmm1[u,u,u],zero
+; SSSE3-NEXT:    pshufb {{.*#+}} xmm1 = xmm1[u,u,u,2,u,u,u,3,u,u,u,u,u,u,u,u]
 ; SSSE3-NEXT:    movdqa %xmm1, %xmm2
 ; SSSE3-NEXT:    psrad $31, %xmm2
 ; SSSE3-NEXT:    psrad $24, %xmm1
@@ -530,7 +530,7 @@ define <8 x i64> @sext_16i8_to_8i64(<16 x i8> %A) nounwind uwtable readnone ssp
 ;
 ; SSSE3-LABEL: sext_16i8_to_8i64:
 ; SSSE3:       # %bb.0: # %entry
-; SSSE3-NEXT:    movdqa {{.*#+}} xmm2 = <u,u,u,2,u,u,u,3,u,u,u,255,u,u,u,255>
+; SSSE3-NEXT:    movdqa {{.*#+}} xmm2 = <u,u,u,2,u,u,u,3,u,u,u,u,u,u,u,u>
 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm4 = xmm4[0],xmm0[0],xmm4[1],xmm0[1],xmm4[2],xmm0[2],xmm4[3],xmm0[3],xmm4[4],xmm0[4],xmm4[5],xmm0[5],xmm4[6],xmm0[6],xmm4[7],xmm0[7]
 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm3 = xmm0[1,1,2,3]
 ; SSSE3-NEXT:    movdqa %xmm0, %xmm1
@@ -836,8 +836,7 @@ define <4 x i64> @sext_8i16_to_4i64(<8 x i16> %A) nounwind uwtable readnone ssp
 ; SSE2-NEXT:    psrad $31, %xmm1
 ; SSE2-NEXT:    psrad $16, %xmm2
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
-; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
+; SSE2-NEXT:    pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]
 ; SSE2-NEXT:    movdqa %xmm1, %xmm0
 ; SSE2-NEXT:    psrad $31, %xmm0
 ; SSE2-NEXT:    psrad $16, %xmm1
@@ -852,8 +851,7 @@ define <4 x i64> @sext_8i16_to_4i64(<8 x i16> %A) nounwind uwtable readnone ssp
 ; SSSE3-NEXT:    psrad $31, %xmm1
 ; SSSE3-NEXT:    psrad $16, %xmm2
 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
-; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
+; SSSE3-NEXT:    pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]
 ; SSSE3-NEXT:    movdqa %xmm1, %xmm0
 ; SSSE3-NEXT:    psrad $31, %xmm0
 ; SSSE3-NEXT:    psrad $16, %xmm1
@@ -913,14 +911,13 @@ define <8 x i64> @sext_8i16_to_8i64(<8 x i16> %A) nounwind uwtable readnone ssp
 ; SSE2-NEXT:    psrad $31, %xmm1
 ; SSE2-NEXT:    psrad $16, %xmm2
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
-; SSE2-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0,0,1,1,2,2,3,3]
+; SSE2-NEXT:    pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]
 ; SSE2-NEXT:    movdqa %xmm1, %xmm3
 ; SSE2-NEXT:    psrad $31, %xmm3
 ; SSE2-NEXT:    psrad $16, %xmm1
 ; SSE2-NEXT:    punpckldq {{.*#+}} xmm1 = xmm1[0],xmm3[0],xmm1[1],xmm3[1]
-; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,2,3]
-; SSE2-NEXT:    punpcklwd {{.*#+}} xmm3 = xmm3[0],xmm0[0],xmm3[1],xmm0[1],xmm3[2],xmm0[2],xmm3[3],xmm0[3]
+; SSE2-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
+; SSE2-NEXT:    pshuflw {{.*#+}} xmm3 = xmm0[0,2,2,3,4,5,6,7]
 ; SSE2-NEXT:    movdqa %xmm3, %xmm0
 ; SSE2-NEXT:    psrad $31, %xmm0
 ; SSE2-NEXT:    psrad $16, %xmm3
@@ -940,14 +937,13 @@ define <8 x i64> @sext_8i16_to_8i64(<8 x i16> %A) nounwind uwtable readnone ssp
 ; SSSE3-NEXT:    psrad $31, %xmm1
 ; SSSE3-NEXT:    psrad $16, %xmm2
 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
-; SSSE3-NEXT:    pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0,0,1,1,2,2,3,3]
+; SSSE3-NEXT:    pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]
 ; SSSE3-NEXT:    movdqa %xmm1, %xmm3
 ; SSSE3-NEXT:    psrad $31, %xmm3
 ; SSSE3-NEXT:    psrad $16, %xmm1
 ; SSSE3-NEXT:    punpckldq {{.*#+}} xmm1 = xmm1[0],xmm3[0],xmm1[1],xmm3[1]
-; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,2,3]
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm3 = xmm3[0],xmm0[0],xmm3[1],xmm0[1],xmm3[2],xmm0[2],xmm3[3],xmm0[3]
+; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
+; SSSE3-NEXT:    pshuflw {{.*#+}} xmm3 = xmm0[0,2,2,3,4,5,6,7]
 ; SSSE3-NEXT:    movdqa %xmm3, %xmm0
 ; SSSE3-NEXT:    psrad $31, %xmm0
 ; SSSE3-NEXT:    psrad $16, %xmm3
@@ -1295,8 +1291,7 @@ define <2 x i64> @load_sext_2i8_to_2i64(<2 x i8> *%ptr) {
 ; SSSE3:       # %bb.0: # %entry
 ; SSSE3-NEXT:    movzwl (%rdi), %eax
 ; SSSE3-NEXT:    movd %eax, %xmm0
-; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
+; SSSE3-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[u,u,u,0,u,u,u,1,u,u,u,u,u,u,u,u]
 ; SSSE3-NEXT:    movdqa %xmm0, %xmm1
 ; SSSE3-NEXT:    psrad $31, %xmm1
 ; SSSE3-NEXT:    psrad $24, %xmm0
@@ -5064,8 +5059,7 @@ define <2 x i32> @sext_2i8_to_2i32(<2 x i8>* %addr) {
 ; SSSE3:       # %bb.0:
 ; SSSE3-NEXT:    movzwl (%rdi), %eax
 ; SSSE3-NEXT:    movd %eax, %xmm0
-; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
+; SSSE3-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[u,u,u,0,u,u,u,1,u,u,u,u,u,u,u,u]
 ; SSSE3-NEXT:    psrad $24, %xmm0
 ; SSSE3-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,3]
 ; SSSE3-NEXT:    paddq %xmm0, %xmm0
diff --git a/llvm/test/CodeGen/X86/widen_load-2.ll b/llvm/test/CodeGen/X86/widen_load-2.ll
index 7d773c7..1436b55 100644
--- a/llvm/test/CodeGen/X86/widen_load-2.ll
+++ b/llvm/test/CodeGen/X86/widen_load-2.ll
@@ -368,12 +368,10 @@ define void @rot(%i8vec3pack* nocapture sret %result, %i8vec3pack* %X, %i8vec3pa
 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %edx
-; X86-NEXT:    movdqa {{.*#+}} xmm0 = [40606,0,158,0]
-; X86-NEXT:    pextrw $0, %xmm0, (%edx)
 ; X86-NEXT:    movb $-98, 2(%edx)
-; X86-NEXT:    movdqa {{.*#+}} xmm0 = [257,0,1,0]
-; X86-NEXT:    pextrw $0, %xmm0, (%ecx)
+; X86-NEXT:    movw $-24930, (%edx) # imm = 0x9E9E
 ; X86-NEXT:    movb $1, 2(%ecx)
+; X86-NEXT:    movw $257, (%ecx) # imm = 0x101
 ; X86-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
 ; X86-NEXT:    movdqa %xmm0, %xmm1
 ; X86-NEXT:    psrld $1, %xmm1
@@ -386,12 +384,10 @@ define void @rot(%i8vec3pack* nocapture sret %result, %i8vec3pack* %X, %i8vec3pa
 ;
 ; X64-LABEL: rot:
 ; X64:       # %bb.0: # %entry
-; X64-NEXT:    movdqa {{.*#+}} xmm0 = [40606,158]
-; X64-NEXT:    pextrw $0, %xmm0, (%rsi)
 ; X64-NEXT:    movb $-98, 2(%rsi)
-; X64-NEXT:    movdqa {{.*#+}} xmm0 = [257,1]
-; X64-NEXT:    pextrw $0, %xmm0, (%rdx)
+; X64-NEXT:    movw $-24930, (%rsi) # imm = 0x9E9E
 ; X64-NEXT:    movb $1, 2(%rdx)
+; X64-NEXT:    movw $257, (%rdx) # imm = 0x101
 ; X64-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
 ; X64-NEXT:    movdqa %xmm0, %xmm1
 ; X64-NEXT:    psrld $1, %xmm1
-- 
2.7.4