[Tizen] Add method to write coredump of .NET process (#384)

This method allows to create minimal coredump (as createdump does) of a
process that is in dumping state after crush.

This is a modified version of

https://github.sec.samsung.net/dotnet/coreclr/commit/4d043d61ecacae0b9922ecc10a73749e7c8e5987

commit, adapted to .NET 8.0

Co-authored-by: Mateusz Moscicki <m.moscicki2@partner.samsung.com>

[Tizen] Remove unnecessary requires in the spec

In the spec file, the crossgen2-mic package requires the coreclr package.
Because of this, the coreclr package is included in image which doesnot support .NET feature.
To fix this, remove the require section of crossgen2-mic.

[Tizen] Remove not-working workflows (#377)

* remove backport.yml

* remove check-service-labels.yml

[RISC-V] Fix ProcessWaitingTests.WaitChain and ProcessWaitingTests.WaitAsyncChain (#96187)

Since WaitChain and WaitAsyncChain test cases perform quadruple nested chain of corerun invocation,
and rely on execution time, they are pretty sensitive to corerun startup time. On RISC-V we experience test failures
due to the fact that WaitInMS timeout is too aggressive for Checked and Debug builds in the case of R2R absence.
It seems that without System.Private.CoreLib R2R artifacts CoreCLR need to jit 2x-3x more functions (Checked build).
We think it's reasonable to expect tests working even in case of lack of R2R.
This change fixes mentioned test cases by bumping waiting timeouts for RISC-V architecture.

Partial cherry-pick of "Fix test for debug/release version of a library (#93449)"

[RISC-V] Simplify codegen for div/mod (#96068)

* [RISC-V] Simplify codegen for div/mod

After #82924 some testing can be simplified. Change analogous to #85140.

* [RISC-V] Remove sign-extending for divuw/remuw

These instructions take only the lower 32 bits of the argument registers anyway.

* [RISC-V] Give genCodeForDivMod a haircut.

* [RISC-V] Remove TypeGet() from genActualType as per review comments in #95673

Longer item expiry for debug builds in MemoryCacheTestExpires4 and 5 (#96186)

Fixes:
 * MonoTests.System.Runtime.Caching.MemoryCacheTestExpires5.TestCacheExpiryOrdering
 * MonoTests.System.Runtime.Caching.MemoryCacheTestExpires4.TestCacheShrink

The tests failed intermittently due to cache item expiry on a debug testhost on weaker hardware (VisionFive 2 RISC-V board). I saw similar uses of PlatformDetection.SlowRuntimeTimeoutModifier in System.Diagnostics.Process tests.

[RISC-V] Fix JitDisasm in release build (#95502)

* Implemented emitDispIns for riscv

* Modified emitDispIns name

* Fixed missed case

* Added assert

* Fixed todo

* Added int to jitprintf

* Added prototype of the emit disp ins

* Fixes in emit dis ins name

* Reinforced types

* Removed useless ifdef statement from emit

* Fixed bug in emit disp ins

* Added release mode emit disp

* Formatted riscv64

* [RISC-V] Added todo comment

* [RISC-V] Applied format patch

* [RISC-V] Undo the emit.cpp dispIns changes

* [RISC-V] Fixed formatting

* Removed dead code

* [RISC-V] Changes after review

---------

Co-authored-by: Grzegorz Czarnecki <g.czarnecki@samsung.com>

[RISC-V] Fix 16 byte stack alignment in asm helpers. (#95916)

[Tizen] Fix i586 tizen_dev gbs build (#371)

[Tizen] Fix self-contained crossgen2 build for x64 (#374)

[Tizen] Support GBS incremental build

[Tizen] Full support for runtimeconfig.json and runtimeconfig.dev.json in corerun

[Tizen] Partially handle runtimeconfig.json in corerun

runtimeconfig.json parser is very limited (and actually not fully correct) and is supposed to be used only with what corefx tests build system generates, for example:

{
  "runtimeOptions": {
    "tfm": "net6.0"
    "rollForward": "Major"
    "framework": {
      "name": "Microsoft.NETCore.App",
      "version": "6.0.9"
    },
    "configProperties": {
      "System.Reflection.Metadata.MetadataUpdater.IsSupported": false
    }
  }
}

Properties are set using keys and values that are passed to coreclr_initialize options. Alternative to this is to use System.AppContext.SetSwitch delegate.

[RISC-V] Flush-to-zero behavior for float-to-int conversion (#94762)

* Implemented several RISC-V csr instructions and enabled flush-to-zero behavior for float-to-int conversion instruction

* Apply comments

* Replace branch solution with feq

* Fixed typo

* Fixed typo

* Fixed csr instructions emitter

* Apply comments

* Apply jit-format

* Apply comments

* Temp register fix

* Fixed dstSize

* Wrong temporary register selection fix

* Fixed typo

[RISC-V] LoongArch code sync (#95673)

* [RISC-V] Use largeframe condition like on LoongArch

* [RISC-V] Use REG_DEFAULT_HELPER_CALL_TARGET instead of REG_T2

* [RISC-V] #ifdef DEBUG entire if (needCheckOv) section since assert are only active in debug mode

* [RISC-V] Encode stack pointer as 1 in gcinfo

Change similar to #85092. Sp(x2) was encoded as 2^8=10, which is 4 bits long and the encoding won't fit in a single chunk of STACK_BASE_REGISTER_ENCBASE=2 bits.

* [RISC-V] Sign-extend index in genRangeCheck

Analogous fix to #86435 on Loongarch, fixes System.Linq.Expressions.Tests.RuntimeVariablesTests.MixedScope failing with IndexOutOfRangeException.

* [RISC-V] Rename variables in genRangeCheck to something more meaningful

[RISC-V] Implement NativeWalker. (#94853)

* [RISC-V] Implement NativeWalker.

* [RISC-V] Add asserts for X0 value.

[RISC-V] Replace rsGetRsvdReg with ordinary temp registers (#95317)

* [RISC-V] Replace rsGetRsvdReg calls in emitInsTernary with ordinary temps

* [RISC-V] Give emitInsTernary a haircut

* [RISC-V] Add missing newline when printf is exceeds MAX_LEN

* [RISC-V] Replace rsGetRsvdReg with a normal constant in genLcLHeap. Plus a small optimization, fuse addi+and into andi to avoid using a temp reg.

* [RISC-V] Replace rsGetRsvdReg with ordinary temp regs in GT_(MOD|DIV|MULHI)

* [RISC-V] Replace rsGetRsvdReg with ordinary temp reg in switch tables

* [RISC-V] Replace rsGetRsvdReg with ordinary temps in genCodeForCompare

* [RISC-V] Replace rsGetRsvdReg with ordinary temps in genCodeForShift

* [RISC-V] Replace rsGetRsvdReg with ordinary temp reg in genCodeForIndexAddr and genLeaInstruction

* [RISC-V] Replace rsGetRsvdReg with ordinary temp reg in genIntCastOverflowCheck

* [RISC-V] Code review: remove an always true if and don't enter divisor checking when we know we need a temp

* [RISC-V] Small refactorings after review

[RISC-V] Add X0 field init at capture context. (#95470)

[RISC-V] Add support for fcvt.w instructions to CodeGen::genIntToFloatCast (#95327)

[RISC-V] Implement some of the NYI methods in unwindriscv64 (#95128)

* [RISC-V] Implement Compiler::mapRegNumToDwarfReg

* [RISC-V] Add BAD_CODE definition

* [RISC-V] Implement GetUnwindSizeFromUnwindHeader

* [RISC-V] Implement UnwindPrologCodes::Dump

* [RISC-V] Implement UnwindEpilogCodes::Dump

* [RISC-V] Implement UnwindEpilogInfo::Dump

* [Risc-V] Implement UnwindFragmentInfo::Dump

* [RISC-V] Implement UnwindInfo::HotColdSplitCodes

* [RISC-V] Implement UnwindInfo::Dump

* [RISC-V] Partly fix for previous implementation of GetUnwindSizeFromUnwindHeader

* [RISC-V] Mark s_UnwindSize as const

Co-authored-by: Tomasz Sowiński <tomeksowi@gmail.com>
* [RISC-V] Replace NULL with nullptr in new functions

* [RISC-V] Fix formatting and shorten mapRegNumToDwarfReg

* [RISC-V] Apply format.linux.x64.patch

* [RISC-V] Add braces according to coding standard in jit

* [RISC-V] Correct array of unwind sizes

* [RISC-V] Fix s_UnwindSize: 0xDE=2, 0xDD=3

---------

Co-authored-by: Tomasz Sowiński <tomeksowi@gmail.com>

[RISC-V] Add DynamicHelpers to riscv64 stubs (#94735)

* Add DynamicHelpers to riscv64 stubs

* Code review feedback

* Apply suggestions from code review

---------

Co-authored-by: Jan Kotas <jkotas@microsoft.com>

[RISC-V] Clean up NYI_RISCV64 in CodeGen and Emitter (#94666)

* [RISC-V] Remove redundant GT_NEG/GT_NOT switch cases

In 6ca0784d82e4 commit, function genCodeForNegNot diverged from her LoongArch friend
and didn't call genGetInsForOper since then. Therefore we can remove
GT_NEG/GT_NOT integer cases and GT_NEG float case as there are all dead.

* [RISC-V] Remove redundant genCodeForLoadOffset definition

Given that such function doesn't make sense outside x86/x64 mov instruction context
we can get rid of definition.

* [RISC-V] Remove redundant emitInsToJumpKind definition

It looks like emitInsToJumpKind is helper function coming from ARM large jump handling logic.
Currently RISC-V emitter doesn't rely on instruction format
and probably won't need anything like ARM large jump handling.

* [RISC-V] Replace NYI_RISCV64 with NO_WAY in switch statements

For the cases when unreachability is easy to prove we can
express that fact by using proper NO_WAY macro.

* [RISC-V] Clean up emitInsTernary function from NYI_RISCV64

When control flow reach needCheckOv in intConst block,
only addi/addiw instructions can be handled there and first NYI_RISCV64 is redundant.
Remaining condition statements starting with GT_MUL case can be replaced
with more straightforward switch statement and then second NYI_RISCV64 is redundant.

* [RISC-V] Update some NYI_RISCV64 with comments

* [RISC-V] Implement remaining NYI_RISCV64 in genJumpToThrowHlpBlk_la

When no helper for codeKind is available we need to emit
appropriate code directly.

[RISC-V] Implement eval (ICorDebugEval related). (#95020)

[RISC-V] Implement emulate single step feature. (#94711)

* [RISC-V] Implement emulate single step feature.

* [RISC-V] Fix clang16 build error.

Error message  /home/clamp/runtime/src/coreclr/debug/inc/riscv64/primitives.h:52:5: error: integer value -1 is outside the valid range of values [0, 255] for this enumeration type [-Wenum-constexpr-conversion]
              (CorDebugRegister)(-1), // X0 is zero register that is not a real register. We need padding here for proper mapping with ICorDebugInfo::RegNum.
              ^

* [RISC-V] Fix sign bit.

[RISC-V] Add more gcdump and gcinfo code. (#94219)

* [RISC-V] Add more gcdump and gcinfo code.

* Add more comments.

[RISC-V] Initial patch to fix RISCV64 interpreter (#94548)

* [RISC-V] Initial patch to fix RISCV64 interpreter

* Code review feedback

[RISC-V] Implement SOS related Debugger API code. (#94454)

* [RISC-V] Implement SOS related Debugger API code.

* [RISC-V] Fix R0 copy.

* [RISC-V] Remove R0 from DebuggerREGDISPLAY.

[RISC-V] Add branch label offset to disasm (#94512)

* [RISC-V] Add branch label offset to disasm

Label offset is easier to look for than raw instruction offset.

* Remove redundant #ifdef and fold printfs.

* [RISC-V] Fold offset printing

Fix interpreter for x64 (#94501)

[RISC-V]Delete unused code in LowerConstIntDivOrMod (#94328)

Co-authored-by: magus <mangypotatoes1@gmail.com>

[RISC-V] Clear build warnings in Mono (#94344)

[RISC-V] Fix Microsoft.VisualBasic.Tests.ConversionTests (#94042)

* [RISC-V] Implement float/double registers initialization in genZeroInitFltRegs

This change fixes assertion triggered by Microsoft.VisualBasic.Tests.ConversionTests.Val_InvalidCastException test case:

Assert failure(PID 87929 [0x00015779], Thread: 87929 [0x15779]): Assertion failed 'NYI_RISCV64: genZeroInitFltRegs is not implemented.'
in 'Microsoft.VisualBasic.Conversion:Val(System.String):double' during 'Generate code' (IL size 821; hash 0x7f66efb6; Tier0-FullOpts)

    File: /runtime/src/coreclr/jit/codegencommon.cpp Line: 4626
    Image: /runtime/artifacts/tests/corefx/coreroot/corerun

* [RISC-V] Clean up and improve debugging experience in emitJumpDistBind

It's non-functional change.

* [RISC-V] Perform INS_OPTS_J_cond jump transformation when jmpDist exceed the maximum short distance

This change fixes assertion triggered by Microsoft.VisualBasic.Tests.ConversionTests.Val_InvalidCastException test case
and HugeField2 test on top of previous commits:

Assert failure(PID 71778 [0x00011862], Thread: 72086 [0x11996]): Assertion failed 'isValidSimm13(imm)'
in 'System.Number:NumberToStringFormat[ushort](byref,byref,System.ReadOnlySpan`1[ushort],System.Globalization.NumberFormatInfo)'
during 'Emit code' (IL size 2152; hash 0x48702a2a; Tier0-FullOpts)

    File: /runtime/src/coreclr/jit/emitriscv64.cpp Line: 2677
    Image: /runtime/artifacts/tests/corefx/coreroot/corerun

[RISC-V] Disable FastTailCall in case of split arg (#93655)

Fix double delims at the end of dirnames in tpa string when using corerun (#93962)

Test NFloat.IsNegative against its native type equivalent (#93734)

Comparing it with the result of float.IsNegative failed for RISC-V64 because NFloat.IsNegative implicitly converts to NFloat, which upcasts to NativeType (double), which canonicalizes the NaN value (drops the sign and payload) on RISC-V.

[RISC-V] Disable not-yet-implemented EnC assertion (#93864)

Proper EnC support for RISC-V would require development similar to #69679, for now disable the section.

[RISC-V] Fixing createdump for RISC-V (#93374)

* Fixing createdump for RISC-V

* Fix for IMAGE_FILE_MACHINE_RISCV64

[RISC-V] NaN-box float arguments (#93665)

* [RISC-V] NaN-box the arguments passed to CallDescrWorkerInternal because that stub is unaware of floating-point argument sizes

* [RISC-V] Use variant of fmv.?.x appropriate for the size of the floating-point argument

Floats passed in integer registers need to be NaN-boxed.

* [RISC-V] NaN-box floats in CopyStructToRegisters

* [RISC-V] Fix InvokeUtil::CopyArg to properly (sign|zero)-extend small integers

[RISC-V] Fix CodeGen::instGen_Set_Reg_To_Imm (#93411)

[RISC-V] Fix dropping NaN sign and payload when importing float constants (#93285)

RISC-V float-to-double conversion canonicalizes the constant NaN value. Use soft conversion to double.

Since gtNewDconNode is used in quite a few places, the offending conversion is silent (float to double), and most programmers are unaware of NaN propagation issues on uncommon platforms like RISC-V, introduce factory functions dedicated to float and double that do the necessary conversions and make unintended upcasts more difficult.

Also fix printing NaN constants in dumps.

[RISC-V] Use standard NaNs in FP ops for cross-compiling RISC-V on x86 (#93098)

CBOR Writer: Use canonical NaN representation for NaN values (#92934)

* Use canonical NaN representation for NaN values

RFC 7049 (CBOR) specifies "If NaN is an allowed value, it must always be represented as 0xf97e00". The only exception is when the user explicitly requests precision (FP size) is preserved.

The problem occurred for x86, C# defines NaN as 0.0/0.0 which yields -NaN on x86 FP units, which gets encoded as 0xf9fe00.

Fixes issue #92080

* Use canonical CBOR (positive) NaN in WriteHalf

* Put canonical CBOR NaNs into named constants

* Add CborReader tests to verify the previously emitted negative NaN bit patterns are still readable as NaN.

* Use only half-float canonical CBOR representation for NaNs

NaNs only get written as 4 or 8 bytes only in CTAP2 mode, which requires to preserve all bits anyway.

+ review fixes

[RISC-V] Fix target type unsignedness detection in genFloatToIntCast() (#92694)

* [RISC-V] Fix target type unsignedness detection in genFloatToIntCast()

treeNode->gtFlags & GTF_UNSIGNED means unsignedness of the source type. Use varTypeIsUnsigned instead which checks for VTF_UNS on target type classification.

Fixes TryConvertToSaturatingUInt64Test and TryConvertToTruncatingUInt64Test from System.Runtime.Numerics.ComplexTests_GenericMath.

* Fix compilation without FEATURE_TIERED_COMPILATION

[RISC-V] regArg dependcies unrolling in genFnPrologCalleeRegArgs() (#91904)

Fix Common.Tests.GetPrettyName_CannotRead_ReturnsNull test for root user (#92695)

* fix Common.Tests.GetPrettyName_CannotRead_ReturnsNull test for root user

* remove direct call to libc in Common.Tests.GetPrettyName_CannotRead_ReturnsNull

* Update src/libraries/Common/tests/Tests/Interop/OSReleaseTests.cs

* split Common.Tests.OSReleaseTests.GetPrettyName_CannotRead_ReturnsNull into two test cases

* replace ifs with ConditionalFact in Common.Tests.OSReleaseTests class

---------

Co-authored-by: Dan Moseley <danmose@microsoft.com>

[RISC-V] Replace Riscv with RiscV (#92318)

[RISC-V] Set the HAVE_FUNCTIONAL_PTHREAD_ROBUST_MUTEXES_EXITCOD value to 0 in RISCV64 (#92324)

[RISC-V] Atomics (#92102)

* [RISC-V] Add atomics to JIT

* [RISC-V] Intrinsify Interlocked.ExchangeAdd|Exchange|Or|And with RV64 atomics

* [RISC-V] Intrinsify CompareExchange with load-reserved/store-conditional loop

* [ARM64] Fix assertion as it was always passing due to precedence misevaluation

Fix some assert's errors for ARM64-LoongArch64-RISCV64. (#92319)

Also fix some errors about codegen for LoongArch64-RISCV64.

[RISC-V] Initial commit for libraries directory (#90203)

* [RISC-V] Initial commit for libraries directory

* Update src/libraries/System.Reflection.Metadata/tests/PortableExecutable/PEHeadersTests.cs

Co-authored-by: Jan Kotas <jkotas@microsoft.com>
---------

Co-authored-by: Jan Kotas <jkotas@microsoft.com>

[LoongArch64-RISCV64] Refactor the profiler for LoongArch64 and also fix some errors for RISCV64. (#91722)

* [LoongArch64-RISCV64] Refactor the profiler for LoongArch64
and also fix some errors for RISCV64.

* add aligned assert for `SIZEOF__PROFILE_PLATFORM_SPECIFIC_DATA`

* update the args registers within the GenerateProfileHelper.
fix some conflicts within registers.

* add `assert(!compiler->compProfilerMethHndIndirected)` within the
`genProfilingLeaveCallback()` and `genProfilingEnterCallback()`.

[RISC-V] ELT profiler: fix reconstruction of struct args passed partially on the stack (#91797)

* [RISC-V] Additional corner-cases for ELT profiler argument reading

* [RISC-V] Cover the case where struct is partially spilled on the stack

Add an option to set maximum processes to run tests (#91737)

Factor out hardcoded offsets to PROFILE_PLATFORM_SPECIFIC_DATA struct (#91595)

These offsets are now in asmconstants.h validated against the C struct with static asserts.

[LoongArch64, RISC-V] Fix handling ThreadAbortException at the end of catch for LoongArch64 and RISC-V. (#91531)

* Fix handling ThreadAbortException at the end of catch for LoongArch64.

* Fix handling ThreadAbortException at the end of catch for RISC-V.

* Update asmhelpers.S

* Update src/coreclr/vm/exceptionhandling.cpp

* Update asmhelpers.S

Use RedirectForThreadAbort to call ThrowControlForThread directly.

* Update asmhelpers.S

Use RedirectForThreadAbort to call ThrowControlForThread directly.

---------

Co-authored-by: Jan Kotas <jkotas@microsoft.com>

[RISC-V, LoongArch64] Fix assert(!regArgMaskLive) in genFnPrologCalleeRegArgs (#91414)

* [LoongArch64] Fix assert(!regArgMaskLive) in genFnPrologCalleeRegArgs

* [RISC-V] Fix assert(!regArgMaskLive) in genFnPrologCalleeRegArgs

[RISC-V] ELT Profiler Bring-Up (#91313)

* [RISC-V] Generate profiling function callbacks

Initial implementation based on ARM64 code.

* [RISC-V] Fix asm stub for calling profiler callbacks

* Fix argument registers according to RISC-V calling convention
* Fix field offsets for PROFILE_PLATFORM_SPECIFIC_DATA
* Make sure field offsets for PROFILE_PLATFORM_SPECIFIC_DATA stay fixed by static asserting the offsets in asmconstants.h

* [RISC-V] Pass arguments for Profile(Enter|Leave|Tailcall)Naked stubs in t0 and t1 because t2 is used to store the call address of the stub

* [RISC-V] Remove unimplemented definition of EmitRet

* [RISC-V] Copy struct from registers into a buffer so that profiler can see whole struct arguments laid out in memory

* [RISC-V] Implement ProfileArgIterator::GetReturnBufferAddr()

Since the RISC-V ABI says values are returned like the first named argument, re-use the struct copying routine from argument parsing as much as possible.

* Factor out duplicated test results checking routine in SlowPathELTProfiler::Shutdown()

* [RISC-V] Clean up PROFILE_PLATFORM_SPECIFIC_DATA

* Remove unused t0 field
* Remove 'unused' field and widen 'flags' to 64 bits to maintain alignment and shave off one sw instruction

* [RISC-V] Remove commented out code

* [RISC-V] Fix formatting

* [RISC-V] Apply format patch from failed check

* [RISC-V] Post-review fixes

[LoongArch64, RISC-V] Fix the assertion error for MethodTable::GetLoongArch64PassStructInRegisterFlags() and MethodTable::GetRiscv64PassStructInRegisterFlags(). (#91570)

[RISC-V] Implement ThisPtrRetBufPrecode::Init (#91451)

[ARM64] Add g_GCShadowEnd to JIT_WriteBarrier_Table (#91342)

* [ARM64] Add g_GCShadowEnd to JIT_WriteBarrier_Table

This change moves address of g_GCShadowEnd to JIT_WriteBarrier_Table like
others variables used in Write Barrier.

This fix simmilar to RISC-V one https://github.com/dotnet/runtime/pull/90036

* [ARM64] Move GCShadow vars to the end of the wbs block

* Update src/coreclr/vm/arm64/asmhelpers.asm

---------

Co-authored-by: Jan Kotas <jkotas@microsoft.com>

[RISC-V] UMEntryThunkCode::Poison() (#91221)

[RISC-V] Fix MarshalStructAsLayoutSeq (#90719)

- Fix MarshalStructAsParam_AsSeqByValFixedBufferClassificationTest
- Fix MarshalStructAsParam_AsSeqByValUnicodeCharArrayClassification

[RISC-V] Fix tmpReg in emitInsTernary (#90770)

Add check for tizen in ilc and crossgen2 (#90310)

Fix Shuffling Thunks part 2 (#90707)

* Remove running setup-stress-dependencies.sh

That script was removed in commit 7d6b73e9.

* [RISC-V] Fix shuffling floating registers

* Don't offset ShuffleEntry's by 10, because that is likely to go out of bounds.
* Base for floating argument regs (fa) is 10 on RISC-V, not 1.
* Src and dst registers in emit fld were reversed
* Restore arguments stashed in temporary registers

* [RISC-V] Simplify Emit* methods

* Remove unused Emit* methods
* Centralize instruction creation in *TypeInstr functions to limit the potential for mistakes in hard-coded shifts, masks, etc
* Replace Emit32 calls with hard-coded opcodes with proper Emit* names.

[Tizen] Omit SIGTERM handler

SIGTERM handling in Tizen requires _exit() call to avoid SIGSEGV during exit() call.
Usually, SIGSEGV occurs due to resource use in shared pointer after cleanup in exit() call.

[Tizen] Move createdump to CoreCLR binary part.

[Tizen] Add Linux x86 createdump code.

[Tizen] Enable Hot Reload debugger API.

Note, we use part debugger API related to EnC in order to work with Hot Reload from debugger.
EnC itself not implemented (runtime don't have code for Linux arm32/arm64/x86 that could "jump" from old method version into new method version).
At this moment, runtime don't support Hot Reload for Linux/Tizen x86.

[Tizen] Enable TC_QuickJitForLoops by default

[Tizen] Fix continuous unsuccessful pthread_setschedparam if there's no CAP_SYS_NICE capability

[Tizen] add pie linker option to createdump

[Tizen] Use simple name without suffix in MulticoreJit

After this change name of resulting profile on disk matches the one passed with COMPlus_MultiCoreJitProfile env variable

[Tizen] Disable jithost arena cache

[Tizen] separate PIC and PIE to fix x86_64 build error

[Tizen] skip dotnet specific arguments in corerun

Now we use corerun to run corefx tests instead of dotnet, because last
one isn't available for Tizen/armel. So we need to skip dotnet specific
arguments, we patch corerun for it because Microsoft.DotNet.RemoteExecutor
tries to execute binary that it gets from /proc/self/maps, so we need a
binary that will behave like dotnet.

[Tizen] add access(2) call before dlopening files

[Tizen] Update .gitignore

[Tizen] Add support for gbs build for x86_64, armv7l, armv7hl, aarch64, x86, riscv64 (including CoreCLR and CoreFX tests)

Co-authored by: leee.lee@samsung.com, j-h.choi@samsung.com

To add dotnet tool dependencies:
1. Remove .gitignore
2. Remove all previous build artifacts and non-used files (make output of "git status" clear)
3. export DOTNET_CLI_HOME=`pwd`/.dotnet_cli_home
4. Cross build coreclr tests for required arches (arm, armel, arm64, x86, x64, riscv64) and build for x64
5. Commit cache for tools from .dotnet_cli_home with local nuget packages path replaced with TIZEN_NUGET_PACKAGES_DIR (gbs build will fail if smth is missed)

[Tizen] Hardcode LD_GNU for tizen

[Tizen] Add coreclr tests build dependencies v8.0.0

To add these files do next steps:
1. Remove .gitignore
2. Remove all previous build artifacts and non-used files (make output of "git status" clear)
3. export NUGET_PACKAGES=`pwd`/.packages
4. Cross build coreclr tests for required arches (arm, armel, arm64, x86, x64, riscv64) and build for x64
5. Commit .packages

Notes:
- If some of these nuget packages are not commited or missed for other reasons, gbs build will fail.

[Tizen] Add prebuilt libicu-57.1 libraries for x64

These are required for x64 BuildTools in order to run under gbs.

[Tizen] Add nuget packages for corefx-managed-ref for clr <= 3.1

These are nuget packages, which are used during application build.
To generate these, build TizenFX and put downloaded nuget packages in nuget/ dir.

[Tizen] Add x64 build tools and nuget dependencies v8.0.0

To add these files do next steps:
1. Remove .gitignore
2. Remove all previous build artifacts and non-used files (make output of "git status" clear)
3. export NUGET_PACKAGES=`pwd`/.packages
4. Cross build runtime (coreclr, libraries/corefx, corefx tests) for required arches (arm, armel, arm64, x86, x64, riscv64) and build for x64
5. Commit .dotnet, .packages

Notes:
- If some dir names change in future, this will be seen in "git status" after step 4. Add those dirs too.
- If some of these dirs are not commited or missed for other reasons, gbs build will fail.
- These build tools are for x64, thus, gbs build without clang-accel is not supported.

[Tizen] Enable corefx tests build for riscv64 and x86

Rollback Tizen toolchain versions except RISC-V (#14149)

Add tizen riscv64 rootfs and cross build support (#14035)

Merge in 'release/8.0' changes

Update dependencies from https://github.com/dotnet/emsdk build 20231030.2 (#94196)

Microsoft.SourceBuild.Intermediate.emsdk , Microsoft.NET.Workload.Emscripten.Current.Manifest-8.0.100
 From Version 8.0.0-rtm.23523.2 -> To Version 8.0.0-rtm.23530.2

Co-authored-by: dotnet-maestro[bot] <dotnet-maestro[bot]@users.noreply.github.com>

Merge in 'release/8.0' changes

[release/8.0] Bump net7 downlevel version to 7.0.14 (#94192)

Co-authored-by: Steve Pfister <steve.pfister@microsoft.com>

Merge in 'release/8.0' changes

[8.0] Update MsQuic (#93979)

Merged PR 34793: [internal/release/8.0] Merge from public

Merge from public release/8.0 to internal/release/8.0 and resolve conflicts if necessary

Apply suggestions from code review

[release/8.0] Honor JsonSerializerOptions.PropertyNameCaseInsensitive in property name conflict resolution. (#93935)

* Honor JsonSerializerOptions.PropertyNameCaseInsensitive in property name conflict resolution.

* Update src/libraries/System.Text.Json/tests/Common/PropertyNameTests.cs

Co-authored-by: Jeff Handley <jeffhandley@users.noreply.github.com>
* Address feedback

---------

Co-authored-by: Eirik Tsarpalis <eirik.tsarpalis@gmail.com>
Co-authored-by: Jeff Handley <jeffhandley@users.noreply.github.com>

[release/8.0][wasm] Fix perf pipeline runs (#93888)

* Remove --experimental-wasm-eh argument from the wasm_args used for wasm performance runs. (#93357)

(cherry picked from commit a770017fea3549e0bf88f7c619b79a731271e305)

* performance-setup.sh: Use `release/8.0` as the default channel

* performance-setup.ps1: use release/8.0 as the default channel

* Fix passing wasmArgs for bdn

---------

Co-authored-by: Parker Bibus <parkerbibus@microsoft.com>

Merge pull request #93807 from carlossanlop/StableBranding8

[release/8.0] Stable branding for .NET 8 GA

[release/8.0] Update dependencies from dnceng/internal/dotnet-optimization (#93827)

* Update dependencies from https://dev.azure.com/dnceng/internal/_git/dotnet-optimization build 20231021.3

optimization.linux-arm64.MIBC.Runtime , optimization.linux-x64.MIBC.Runtime , optimization.windows_nt-arm64.MIBC.Runtime , optimization.windows_nt-x64.MIBC.Runtime , optimization.windows_nt-x86.MIBC.Runtime , optimization.PGO.CoreCLR
 From Version 1.0.0-prerelease.23519.5 -> To Version 1.0.0-prerelease.23521.3

* Update dependencies from https://dev.azure.com/dnceng/internal/_git/dotnet-optimization build 20231021.3

optimization.linux-arm64.MIBC.Runtime , optimization.linux-x64.MIBC.Runtime , optimization.windows_nt-arm64.MIBC.Runtime , optimization.windows_nt-x64.MIBC.Runtime , optimization.windows_nt-x86.MIBC.Runtime , optimization.PGO.CoreCLR
 From Version 1.0.0-prerelease.23519.5 -> To Version 1.0.0-prerelease.23521.3

---------

Co-authored-by: dotnet-maestro[bot] <dotnet-maestro[bot]@users.noreply.github.com>