gallivm: Clamp mipmap level and zero mip weight simultaneously.

gallivm: Use lp_build_ifloor_fract for lod computation.

Forgot this one before.

gallivm: Don't compute the second mipmap level when frac(lod) == 0

gallivm: Simplify lp_build_mipmap_level_sizes' interface.

gallivm: Do not do mipfiltering when magnifying.

If lod < 0, then invariably follows that ilevel0 == ilevel1 == 0.

r600g: Remove unnecessary header.

r600g: drop width/height per level storage.

these aren't used anywhere, so just waste memory.

i965: Normalize cubemap coordinates like is done in the Mesa IR path.

Fixes glsl-fs-texturecube-2-*

i965: Disable emitting if () statements on gen6 until we really fix them.

r600g: add some RG texture format support.

gles2: Add GL_EXT_texture_format_BGRA8888 support

gallivm: Vectorize the rho computation.

r600g: fix Z export enable bits.

we should be checking output array not input to decide.

Signed-off-by: Dave Airlie <airlied@redhat.com>

r600g: use format from the sampler view not from the texture.

we want to use the format from the sampler view which isn't always the
same as the texture format when creating sampler views.

r600g: fix evergreen interpolation setup

interp data is stored in gpr0 so first interp overwrote it
and subsequent ones got wrong values

reserve register 0 so it's not used for attribs.
alternative is to interpolate attrib0 last (reverse, as r600c does)

st/vega: Fix version check in context creation.

This fixes a regression since 4531356817ec8383ac35932903773de67af92e37.

targets/egl: Fix linking with libdrm.

i965: Fix gen6 pointsize handling to match pre-gen6.

Fixes point-line-no-cull.
Bug #30532

i965: Don't assume that WPOS is always provided on gen6 in the new FS.

We sensibly only provide it if the FS asks for it.  We could actually
skip WPOS unless the FS needed WPOS.zw, but that's something for
later.

Fixes: glsl-texture2d and probably many others.

i965: Add support for gl_FrontFacing on gen6.

Fixes glsl1-gl_FrontFacing var (2) with new FS.

i965: Refactor gl_FrontFacing setup out of general variable setup.

i965: Gen6's sampler messages are the same as Ironlake.

This should fix texturing in the new FS backend.

i965: Don't do 1/w multiplication in new FS for gen6

Not needed now that we're doing barycentric.

i965: Add some clarification of the WECtrl field.

i965: Fix botch in the header_present case in the new FS.

I only set it on the color_regions == 0 case, missing the important
case, causing GPU hangs on pre-gen6.

llvmpipe: Cleanup depth-stencil clears.

Only cosmetic changes. No actual practical difference.

util: Cleanup util_pack_z_stencil and friends.

- Handle PIPE_FORMAT_Z32_FLOAT packing correctly.

- In the integer version z shouldn't be passed as as double.

- Make it clear that the integer versions should only be used for masks.

- Make integer type sizes explicit (uint32_t for now, although
  uint64_t will be necessary later to encode f32_s8_x24).

gallivm: Compute lod as integer whenever possible.

More accurate/faster results for PIPE_TEX_MIPFILTER_NEAREST. Less
FP <-> SI conversion overall.

gallivm: Only apply min/max_lod when necessary.

gallivm: don't apply zero lod_bias

gallivm: Combined ifloor & fract helper.

The only way to ensure we don't do redundant FP <-> SI conversions.

gallivm: Fast implementation of iround(log2(x))

Not tested yet, but should be correct.

gallivm: Use a faster (and less accurate) log2 in lod computation.

gallivm: Take the type signedness in consideration in round/ceil/floor.

i965: Fix up IF/ELSE/ENDIF for gen6.

The jump delta is now in the part of the instruction where the
destination fields used to be, and the src args are ignored (or not,
for the new non-predicated IF that we don't use yet).

i965: Gen6 no longer has the IFF instruction; always use IF.

i965: Add back gen6 headerless FB writes to the new FS backend.

It's not that hard to detect when we need the header.

r600g: fix dirty state handling

Avoid having object ending up in dead list of dirty object.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

i965: Also do constant propagation for the second operand of CMP.

We could do the first operand as well by flipping the comparison, but
this covered several CMPs in code I was looking at.

i965: Enable the constant propagation code.

A debug disable had slipped in.

r600g: avoid segfault due to unintialized list pointer

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

llvmpipe: Fix sprite coord perspective interpolation of Q.

Q coordinate's coefficients also need to be multiplied by w, otherwise
it will have 1/w, causing problems with TXP.

llvmpipe: Fix perspective interpolation for point sprites.

Once a fragment is generated with LP_INTERP_PERSPECTIVE set for an input,
it will do a divide by w for that input. Therefore it's not OK to treat LP_INTERP_PERSPECTIVE as
LP_INTERP_LINEAR or vice-versa, even if the attribute is known to not
vary.

A better strategy would be to take the primitive in consideration when
generating the fragment shader key, and therefore avoid the per-fragment
perspective divide.

llvmpipe: Dump a few missing shader key flags.

llvmpipe: make debug_fs_variant respect variant->nr_samplers

retrace: Handle clear_render_target and clear_depth_stencil.

r600g: add evergreen stencil support.

this sets the stencil up for evergreen properly.

r600g: userspace fence to avoid kernel call for testing bo busy status

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

st/mesa: replace assertion w/ conditional in framebuffer invalidation

https://bugs.freedesktop.org/show_bug.cgi?id=30632

NOTE: this is a candidate for the 7.9 branch.

r600g: simplify block relocation

Since flush rework there could be only one relocation per
register in a block.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: use dirty list to track dirty blocks

Got a speed up by tracking the dirty blocks in a seperate list instead of looping through all blocks. This version should work with block that get their dirty state disabled again and I added a dirty check during the flush as some blocks were already dirty.

docs: added news item for 7.9 release

Also fix link to release notes in 7.9-rc1 news item.

docs: Import news updates from 7.9 branch

Partially cherry-picked from commit 61653b488da76ee1ca4f77363e222d3b717dd865

docs: Update mailing lines from sf.net to freedesktop.org
(cherry picked from commit c19bc5de961fe5e1f8a17131bcfae3dbcccaca29)

docs: download.html does not need to be updated for each release
(cherry picked from commit 41e371e351cc4c77b2b20a545af2dfa2dab253d7)

docs: Import 7.8.x release notes from 7.8 branch.

docs: Import 7.9 release notes from 7.9 branch.

nv50: fix always true conditional in shader optimization

r600g: improve bo flushing

Flush read cache before writting register. Track flushing inside
of a same cs and avoid reflushing same bo if not necessary. Allmost
properly force flush if bo rendered too and then use as a texture
in same cs (missing pipeline flush dunno if it's needed or not).

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: store reloc information in bo structure

Allow fast lookup of relocation information & id which
was a CPU time consumming operation.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

pb: fix numDelayed accounting

we weren't decreasing when removing from the list.

r600g: avoid unneeded bo wait

if we know the bo has gone not busy, no need to add another bo wait

thanks to Andre (taiu) on irc for pointing this out.

r600g: drop use_mem_constant.

since we plan on using dx10 constant buffers everywhere.

r600g: drop mman allocator

we don't use this since constant buffers are now being used on all gpus.

r600g: add bo busy backoff.

When we go to do a lot of bos in one draw like constant bufs we need
to avoid bouncing off the busy ioctl, this mitigates by backing off
on busy bos for a short amount of times.

pb: don't keep checking buffers after first busy

If we assume busy buffers are added to the list in order its unlikely
we'd fine one after the first busy one that isn't busy.

r600g: add bo fenced list.

this just keeps a list of bos submitted together, and uses them to decide
bo busy state for the whole group.

swrast: fix choose_depth_texture_level() to respect mipmap filtering state

NOTE: this is a candidate for the 7.9 branch.

r300g: fix microtiling for 16-bits-per-channel formats

These texture formats (like R16G16B16A16_UNORM) were untested until now
because st/mesa doesn't use them. I am testing this with a hacked st/mesa
here.

update release notes for Gallium

I am trying to be exhaustive, but still I might have missed tons of other
changes to Gallium.
(cherry picked from commit 968a9ec76eadf55e8b58171884e1175d7b8cf59a)

Conflicts:

docs/relnotes-7.9.html

docs: Add list of bugs fixed in 7.9

i965: Add support for gen6 FB writes to the new FS.

This uses message headers for now, since we'll need it for MRT.  We
can cut out the header later.

i965: In disasm, gen6 fb writes don't put msg reg # in destreg_conditionalmod.

It instead sensibly appears in the src0 slot.

i965: Add initial folding of constants into operand immediate slots.

We could try to detect this in expression handling and do it
proactively there, but it seems like less logic to do it in one
optional pass at the end.

i965: Add trivial dead code elimination in the new FS backend.

The glsl core should be handling most dead code issues for us, but we
generate some things in codegen that may not get used, like the 1/w
value or pixel deltas.  It seems a lot easier this way than trying to
work out up front whether we're going to use those values or not.

i965: Be more conservative on live interval calculation.

This also means that our intervals now highlight dead code.

r600g: Fix SCons build.

r600g: remove dead label & fix indentation

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: rename radeon_ws_bo to r600_bo

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: use r600_bo for relocation argument, simplify code

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: allow r600_bo to be a sub allocation of a big bo

Add bo offset everywhere needed if r600_bo is ever a sub bo
of a bigger bo.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: rename radeon_ws_bo to r600_bo

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

nvfx: Pair os_malloc_aligned() with os_free_aligned().

From AROS.

r600g: TODO domain management

no wonder it was slow, the code is deliberately forcing stuff into GTT,
we used to have domain management but it seems to have disappeared.

r600g: fix wwarning in bo_map function

r600g: the code to check whether a new vertex shader is needed was wrong

this code was memcmp'ing two structs, but refcounting one of them afterwards,
so any subsequent memcmp was never going to work.

again this stops unnecessary uploads of vertex program,

r600g: break out of search for reloc bo after finding it.

this function was taking quite a lot of pointless CPU.

i965: Fix glean/texSwizzle regression in previous commit.

Easy enough patch, who needs a full test run.  Oh, that's right.  Me.

i965: Set up swizzling of shadow compare results for GL_DEPTH_TEXTURE_MODE.

The brw_wm_surface_state.c handling of GL_DEPTH_TEXTURE_MODE doesn't
apply to shadow compares, which always return an intensity value.  The
texture swizzles can do the job for us.

Fixes:
glsl1-shadow2D(): 1
glsl1-shadow2D(): 3

i965: Add support for EXT_texture_swizzle to the new FS backend.

r300g: add support for L8A8 colorbuffers

Blending with DST_ALPHA is undefined. SRC_ALPHA works, though.
I bet some other formats have similar limitations too.

r300g: add support for R8G8 colorbuffers

The hw swizzles have been obtained by a brute force approach,
and only C0 and C2 are stored in UV88, the other channels are
ignored.

R16G16 is going to be a lot trickier.

mesa/st: initial attempt at RG support for gallium drivers

passes all piglit RG tests with softpipe.

i965: Fix incorrect batchbuffer size in gen6 clip state command.

FORCE_ZERO_RTAINDEX should be in the fourth (and final) dword.

i965: Don't try to emit code if we failed register allocation.

i965: Fix off-by-ones in handling the last members of register classes.

Luckily, one of them would result in failing out register allocation
when the other bugs were encountered.  Applies to
glsl-fs-vec4-indexing-temp-dst-in-nested-loop-combined, which still
fails register allocation, but now legitimately.

i965: Add a sanity check for register allocation sizes.

i965: When producing a single channel swizzle, don't make a temporary.

This quickly cuts 8% of the instructions in my glsl demo.

i965: Restore the forcing of aligned pairs for delta_xy on chips with PLN.

By doing so using the register allocator now, we avoid wasting a
register to make the alignment happen.

r600c: fix segfault in evergreen stencil code

Fixes:
https://bugs.freedesktop.org/show_bug.cgi?id=30551