drm: sg alloc should write back the handle to userspace

drm/ati_pcigart: use proper page mapping function

This should be pci_map_page not pci_map_single

[FreeBSD] Declare vblank_disable_fn callout MPSAFE.

[FreeBSD] Get rid of vbl_lock and re-use irq_lock.

[FreeBSD] Add symlink for radeon_microcode.h

[FreeBSD] Call drm_vblank_cleanup during irq uninstall

I needed to re-arrange some functions for this.
Also needed to call DRM_SPINUNINIT on the vbl_lock during cleanup.

RADEON: fix typo in last commit

r500: attempt to make AGP work by programming agp base in the MC correctly

radeon: split microcode out into a separate header file.

i915: fix BSD bh, DRI2 not uses anywhere else

radeon: bump release date/version for r500 3D support

RADEON: add get_param for number of GB pipes

[BSD] Move unlock in drm_vm.c from accidental platform #ifdeffing.

Also remove an unreachable unlock.

[BSD] Fix lock leak in drm_update_draw malloc failure path.

[BSD] Fix lock leaks in error paths in drm_bufs.c.

[BSD] Remove superfluous recursive locking in drm_add_magic.

[i915] Fix typo in (unused) START_ADDR definition.

[FreeBSD] Add vblank-rework support and get drivers building.

The i915 driver now works again.

[FreeBSD] Convert from drm_device_t to struct drm_device for consistency.

r500: add two more register ranges for mesa driver to setup

drm: fix nouveau warning

rs690/r500: vblank support.

The new display controller has the vblank interrupts in a different place.

Add support for vbl interrupts for these chips

r500: add more register ranges for Mesa driver

ati_pcigart: oops wrong way around not that it actually mattered

ati_pcigart: stop working in the evenings you mess up too often

Revert "ati_pcigart: fixup properly this version might even work"

This reverts commit bc0836e12a9790f1cc83f8bc29bc05043c4bc840.

tree has some kref hacks in it - oops

ati_pcigart: fixup properly this version might even work

ati_pcigart: fill out 40-bit gart table support properly

Thanks to Alex for supplying this info.

RS4xx: separate out RS400 and RS480 IGP chips

RS400 (intel based IGP) and RS480 (AMD based IGP) have
different MC and GART setups.  Currently we only support
RS480.

RADEON: fix copy/pasto in last commit

R3/4/5: init pipe setup in drm

Similar (broken) code in mesa needs to be removed

RADEON: cleanup radeon_do_engine_reset()

R300+: fixup pixcache flush

RS4xx: fix MCIND index mask

RADEON: write AGP_BASE_2 on chips that support it

R300+: fixup PURGE/FLUSH macros

Radeon IGP: merge RS4xx/RS6xx gart setup

Radeon IGP: wrap MCIND access

first step in merging rs4xx/rs6xx gart setup

Radeon IGP: clean up registers and magic numbers

drm: nopage compat fixup for drm_vm

The kernel has removed nopage so move the old nopage codepaths into a compat vm file and switch to using the fault paths.

nopfn is on its way out in the future also, so we should switch to using fault
for that path as well soon

r500: add allowed range for us config/pixsize

nv50: enable 0x400500 bit 0 after PGRAPH exception also

No solid idea about what these 2 bits do, but nv50 can now survive a few
PGRAPH exceptions just as nv40 does :)

nouveau: guard against channels potentially not having a context, fix nv50

nouveau: disable all card interrupts when unknown PFIFO IRQ occurs.

This is possibly temporary.  I can trigger an unending IRQ storm on G8x
in some circumstances, and have no idea how to handle that particular PFIFO
exception correctly yet.

nouveau: restore original NV_PFIFO_CACHES_REASSIGN value in fifo handler

Doesn't fix any issue I've seen, but is a potential issue if a FIFO IRQ
occurs during channel creation/takedown.

nouveau: gather nsource in trap_info()

The IRQ handling stuff really is a mess.. On the TODO :)

nv50: PGRAPH exception handling completely different from earlier chips

nv50: I cave...  Add nv84 initial context values.

I swore I'd actually do this properly and not go the horrible route
we did with nv4x, but I won't get around to it just yet with so many
*actually* interesting things to do first.. One day.

Since someone already added nv86, why not!

i915: fix off by one in VGA save/restore of AR & CR regs

Turns out it's important to save/restore AR14 in particular.

nouveau: NV9x cards exist as well.

Use fixed sized types in new ioctls

Make both crtc and the command argument 32 bits to avoid any 32-on-64 compat
issues.

Enum-ectomy of vblank modesetting ioctl

Enum can be of pretty much any size since C leaves the choice of size up to the implementation.  So avoid using it in new interfaces like the vblank pre- & post-modeset ioctl.  Thanks to hch for spotting this.

Don't disable IRQs, just tasklets, when taking the drm lock spinlock.

Fixed unlock check on EAGAIN

i915: fix for compatibility mode

linux-core Makefile: add GIT_REVISION

This tries to automatically fetch a git revision string and if succeeds,
it #defines GIT_REVISION string macro. Packagers can override it by
'make GIT_REVISION=foo'.

Update Nouveau to use GIT_REVISION, if defined, instead of DRIVER_DATE
in struct drm_driver.

Signed-off-by: Pekka Paalanen <pq@iki.fi>

i915: gfx hw and i945gme fixes from upstream

From Jesse and Zhenyu originally.

[I915] Handle tiled buffers in vblank tasklet

The vblank tasklet update code must build 2D blt commands with the
appropriate tiled flags.

On I965, use correct 3DSTATE_DRAWING_RECTANGLE command in vblank

The batchbuffer submission paths were fixed to use the 965-specific command,
but the vblank tasklet was not. When the older version is sent, the 965 will
lock up.

Fix buffer object map wait error.
Add some branch prediction hints.

Fix buffer object creation validation.

BO lock fixes.

Unlock the BO mutex while waiting for idle, unmapped, unfenced.

Move unfenced checking into idle checking.
Never time out while waiting for software events like unmapped or unfenced.

Fix up buffer manager locking.

Save and restore dsparb and d_state regs

Missing KERNEL_VERSION macro

Add DragonFly BSD support for device creation

DragonFly behaves just like FreeBSD in this regard.

nouveau: enable accelerated move to sysmem

nouveau: enable m2mf for tt<->vram moves, fix fence_poll

Place highmem pages last in the ttm page array.

Use clflush() when available for cache flushing.

[I915] Fix VRAM eviction.

Fix emergency allocation accounting.

nv50: primitive i2c interrupt handler

nv50: primitive display interrupt handler.

nouveau: fix return from function..

dude kernel moduless use kernel errors :)

this fixes an oops on init when this codepath hits.

Initialize the fence::error member.

[i915] Report buffer state _after_ fence submission to user-space.
This fixes a problem where the wrong bo->fence_type was reported, and
also saves some memory space.
[bo core] export the drm_bo_fill_rep_arg function.

Don't call fence::poll during irq if there are no waiters.

nouveau: forgot to add a break

nouveau: Add ctx values for nv86.

- Note that this may not work for all nv86.

drm/r300: fix wait interface mixup

This interface was defined completely wrong, however userspace has only
ever used 4 values from it (0x1, 0x2, 0x3 and 0x6), so fix the interface to do what userspace actually expected but define new defines for new users to use
it properly.

r300: Correctly translate the value for the R300_CMD_WAIT command.

Previously, the R300_CMD_WAIT command would write the passed directly to the
hardware. However this is incorrect because the R300_WAIT_* values used are
internal interface values that do not map directly to the hardware.

The new function I have added translates the R300_WAIT_* values into appropriate
values for the hardware before writing the register.

Thanks to John Bridgman for pointing this out. :-)

nouveau: nv20 bios does not initialise PTIMER

The wait functions depend on PTIMER, so write the old (incorrect, but working) values for uninitialised hw

i915: fix oops on agp=off

Kernel bug 10289.

Merge branch 'r500-fp'

nouveau: silence warning

nv40: voodoo - not quite.

nv40: allocate massive amount of PRAMIN for grctx on all chipsets.

More or less a workaround for issues on some chipsets where a context
switch results in critical data in PRAMIN being overwritten by the GPU.

The correct fix is known, but may take some time before it's a feasible
option.

r500: fragment program upload is also used to upload constants.

Limit frag address to 8 bits

drm: fixup r500fp submission

nouveau: do not set on-board timer's numerator/denominator to bad values

RADEON: switch over to new production microcode

This needs to be tested thoroughly before pushing to the
kernel.

RADEON: production microcode for all radeons, r1xx-r6xx

This updated microcode is not in use yet.

move some more r300 regs into not allowed on r500

drm: add new rs690 pci id

Evict cached_mapped relocatee before applying reloc.

Fix that got left out after the intel-post-reloc merge.

initial r500 RS and FP register and upload code

drm/pcigart: fix the pci gart to use the drm_pci wrapper.

This is the correct fix for the RS690 and hopefully the dma coherent work.

For now we limit everybody to a 32-bit DMA mask but it is possible for
RS690 to use a 40-bit DMA mask for the GART table itself,
and the PCIE cards can use 40-bits for the table entries.

Signed-off-by: Dave Airlie <airlied@redhat.com>

Avoid unnecessary waits for command regulator pause.

[via] Remove some leftover vars.