[CI] separate out legacy as a stage (#3337)

[RELAY] Pass infra cleanup (#3336)

[CI] Clarify RAT exclude patterns. (#3328)

Add LOGISTIC operator to relay tflite frontend (#3313)

[Relay][Prelude] Use the Relay parser to define the Relay prelude (#3043)

* Add ability to load Prelude from disk

* Port over id

* Define compose

* Linting errors and style changes

* Eliminate unnecessary parens

* Rename identType to typeIdent (makes more sense)

* Another unnecessary paren

* Bump the version number for the text format

* Ensure .rly (Relay text files) are permitted

* Correct release number and simplify grammar rule

* Correct load_prelude docstring

* Corrections to _parser

* Add Apache headers to prelude source file

* Remove test_prelude (redundant)

* Correct misleading error message

* Add check that parser is enabled in Prelude

* Commit pre-generated parser, ensure generated files are treated as binaries, and have parser tests always fire

* Permit parser files and git attributes files

* Exclude gitattributes and parser files from apache check

* Another attempt at appeasing Apache audit checker

* Corrections to rat-excludes

* Apache should be truly appeased now

* Ignore Relay parser files by name

* Mark parser files as generated so they don't show up on Github

* Add parsing helper function for tests

* Mark parser files as not detectable

[relay][vm] move vm opt passes to pass manager (#3323)

Add PAD operator to relay tflite frontend (#3310)

[Relay][heterogeneous] Fix tuple annotation (#3311)

* [Relay][heterogeneous] Fix TupleGetItem

* retrigger ci

* retrigger ci

[Autotvm] Support override (#3292)

Support x86 dilation conv2d and improve multi-batch conv2d (#3308)

* Support x86 dilation conv2d and improve multi-batch conv2d

* Fix lint

Fix Error messages in tflite.py (#3320)

Add all parameters to from_tensorflow docs (#3321)

[CI] Fix shell script exit codes (#3329)

The exist code of a posix compilant shell is 0..255.  Attempting to
return -1 will error in some shells and implicitly cast to 255 in
others.  Fix it by returning a legal return value.

Drop trailing whitespace (#3331)

[DOC] minor gramatical improvements to tensor_expr_get_started (#3330)

add another default location to verilator (#3324)

Add MUL operator to relay tflite frontend (#3304)

Improve non_max_suppression and get_valid_counts for CPU (#3305)

* Improve non_max_suppression for CPU

* Improve get_valid_counts

* Minor change

* Skip some unnecessary computes

[Rust] Static syslib (#3274)

[VTA] [APPS] [TSIM] update documentation (README) (#3318)

* update README

* update README

* update README

* update README

* fix typo

Make the behavior of data nullptr check of pooling layer same as others. (#3322)

[PASS][RELAY] polish pass infra (#3319)

[CI] Ensure rat ignores rust cargo lock files [CI] Ensure rat ignores emacs backup files [CI] Ensure rat ignores .egg-info (#3314)

[DOC] minor language use improvements (#3317)

[LINT] Improve robustness in task_lint.sh logic (#3315)

The existing RAT ASF license auditing logic ignores any failure in the
shell pipeline rather than just the exit code of the final grep.
Adjust the logic such that failure of the various tools in the
pipeline are not elided away.

[DOC] Capitalize TVM consistently (#3316)

Fix some typos in api docs (#3309)

[VTA] add doc to tsim-example driver and update verilator env variable (#3302)

* add documentation and check for extension

* add env variable for verilator include

* fix typo

* this will test if path exist otherwise it won't buid

* check if verilator path and binary is set properly

* add ?

* remove export

* no longer needed

Minor improve to assertion (#3295)

Fix x86 depthwise conv2d alter_op_layout (#3264)

* Fix x86 depthwise conv2d alter_op_layout

* Small fix

* Add test case

* Fix test

* Assert kernel layout

* Minor fix

* Add get_shape function

* Minor change

[Relay][Frontend] Simplify parameter handling in Tensorflow frontend (#2993)

[VTA] [APPS] [TSIM] small naming fix  (#3293)

* make off lowercase

* update README

Improve x86 roi align (#3296)

* Improve roi_align performance for x86

* Change test

Ghost nodes in NNVM graph (#3290)

fast tanh (#3255)

Add support for overloading comparison operations in relay (#2910) (#3168)

[VTA] [Hardware] Chisel implementation (#3258)

More fixes and tweaks to the cuda conda packages (#3281)

Improve error message for custom tflite operators (#3284)

[Relay][VM] Fix code generation for packed functions + tuples  (#3287)

[IR] Try to improve nms and get_valid_count (#3282)

* improve nms

* add back get_valid_count syncs

[LANG] Comparison operators support for Imm expressions (#3283)

[Relay/TOPI][Op] Add TopK operator (#3256)

* init impl for topk

* Fix cpu for topk

* init cuda impl for topk

* Add cuda for topk

* fix

* Add doc

* update doc

* lint

* lint

* lint

* x

* fix warning

* [Relay] Add TopK in tf converter

* Add frontend converter

* fix

[Relay][Docs] Add parser dependency install instructions. (#3277)

* [Relay][Docs] Add parser dependency install instructions.

See https://discuss.tvm.ai/t/trouble-enabling-antlr/2783.

* Add a word.

* Update since the parser will now be committed to the repo.

* revert b/c adding the parser doesn't fix this

[Bugfix] [VTA] VTA DRAM Have A Logic Issue May Cause GEMM Output Wrong. (#3278)

* [Bugfix] [VTA] VTA DRAM Have A Logic Issue May Cause GEMM Output Wrong.

Symptom:
after change “LOG_BLOCK_IN” and “LOG_BLOCK_OUT” from vta_config.json
into 7, run vta "Simple Matrix Multiply" in "simulator", the vta
calculate result for GEMM is wrong.

Sometime VTA crash with error “Check failed: phy_addr != 0 (0 vs. 0) :
trying to get address that is nullptr”

Analysis:
Simulator hardcode kPageSize into 1<<12 and physical address calculate
based on this size, when doing “insn->dram_base” calculation , because
GetElemBytes(dst_memory_type) larger than page size, different physcial
address may get same dram_base, than caused logic issue and finally
trigger GEMM out put is wrong.

Solution:
add logic to check if PAGE SIZE larger then "GetElemBytes" return value.

* address review comments.

Bump ONNX version (#3286)

[ARITH] Bugfix: int bound analysis for mod (#3288)

[RELAY][TRANSFORM] Migrate buildmodule to transform (#3251)

[ARITH] Bugfix: check arg positiveness for mod rules (#3279)

Update tflite tutorial to use TFLite r1.13 schema (#3271)

[relay][heterogeneous] annotate using visitor (#3261)

* annotate using visitor

* retrigger CI

[Bugfix][VTA] PkgConfig cause crash in PYNQ board due to link library (#3257)

* [Bugfix][VTA] PkgConfig cause crash in PYNQ board due to link library
not exist.

Symptom:
When run vta_get_started.py with pynq board, host crash and
complain "cannot find -lsds_lib" and "cannot find -l:libdma.so"

Reproduce:
At pynq board, delete the ./build/vta_config.json, then run rpc
server.
In host machine run vta_get_started.py, issue would reproduce.

Analysis:
This issue caused by 'PkgConfig' function  still using pynq2.1
library which not exist in pynq2.4 anymore, when a "reconfig_runtime"
logic of rpc_server.py get triggered , the compile would failed due to
link library not exist.

Solution:
change the link library to libcma.so.

* [Document Change][VTA] Change pynq version from 2.3 into 2.4.

Issue:
pynq 2.3 image not available anymore from pynq download page and pynq
2.4 is the current latest image which available in the said website, after
verification, currently VTA work good with pynq 2.4 image, hence update
related document from pynq 2.3 to 2.4.

Enable uTVM in Jenkinsfile (#3269)

[Relay][Hashing] Structural hash - incorporate the var type into its hash (#3267)

Currently, the BindVar function does not take Var type into account. This causes
two same graph structures with different var shapes to have same hash.
Structural hash is used for keeping track of which operators we have
already compiled. Because of this, two operators with different shapes end up
pointing to same compiled code. The failure is encountered at runtime, where the
expected input shape asserts are not met.

Jekyll (#3262)

[Bugfix] Fix a memory leak in OpManager (#3263)

[Relay] Handle float16 constants & fix BatchNorm (#3260)

[AutoTVM]Core functionality for Graph tuner (#2184)

* Add graph tuning

* Add tests

* Fix tests

* Fix pylint

* Small fix for docstring

* Minor fix

* Support fetching workload from relay expr

* Simplify benchmark layout transformation

* Add relay support

* Fix infer layout func name

* Refactor internal data representation

* Fix issues

* Add PBQP solver

* Fix layout transform check

* Add PBQPTuner test

* Fix lint

* Update tutorial

* Fix tutorial

* Fix lint

* Add relay test

* Remove nnvm since nnvm graph can be converted to relay function

* Modify benchmark layout wrt new layout_transform api

* Fix lint

* Update docstring for DP tuner

* Refactor traverse graph

* Support graph tuning for multiple target operators

* Fix fetching workloads

* Add x86 depthwise_conv2d infer_layout

* Fix x86 depthwise_conv2d autotvm

* Fix PBQP tuner

* Fix DP tuner

* Generate dummy layout transform record

* Update tutorial

* Modify layout records name

* Add ASF header

* Add ASF header for testing files

* Fix test

* Fix topi fetching

* Some refactors

* Fix lint

* Fix tutorial

* Rename test files

* Fix doc typo

* Add test case note link

[BugFix][VTA] Fix vta_conv2d crash issue after change vta_config.json configuration. (#3213)

Issue:
Once change LOG_BLOCK_IN or LOG_BLOCK_OUT into > 4 value, when run vta
“Simple Matrix Multiply” or load vta, vta would crash at vta_conv2d.py.

Analysis:
This issue caused by resnet18 logic of vta_conv2d.py which have
in_filter minmum size that is 16. > 4 value would cause such in_filter
check failed then make xfer_size be empty and find_schedules function
return a empty list finally cause crash.

Solution:
add the empty list check.

[C++] Cleanup transform API nits (#3253)

[TOPI] Fix resize nearest with fractional scaling (#3244)

[RUST] Rust DSO module (#2976)

Typo: Tensorflow --> TensorFlow (#3249)

kCustomBegin overlapped with kExtEnd; incr by 1 (#3250)

This was a typo in the original custom datatypes PR.

Move CombineParallelConv2D to opt level 4 (#3248)

[VTA][TSIM] Use Module instead of RawModule for testbench by creating an empty bundle for the IO (#3242)

* use Module instead of RawModule for testbench by creating an empty bundle for the IO

* change default back to verilog

[Doc][Relay] Add VM doc (#3188)

* [Doc][Relay] Add VM doc

* Add Apache header

* Apply suggestions from code review

Co-Authored-By: Steven S. Lyubomirsky <slyubomirsky@gmail.com>
Co-Authored-By: 雾雨魔理沙 <lolisa@marisa.moe>
Co-Authored-By: Logan Weber <36520469+weberlo@users.noreply.github.com>
Co-Authored-By: Zhi <5145158+zhiics@users.noreply.github.com>
* Junru's comment

* More fix

* More fix

* More fix

* last fix

* Apply suggestions from code review

Co-Authored-By: 雾雨魔理沙 <lolisa@marisa.moe>
* Apply suggestions from code review

Co-Authored-By: Logan Weber <36520469+weberlo@users.noreply.github.com>
* Add code links

* Remove unused bp

* Update docs/dev/virtual_machine.rst

Co-Authored-By: Logan Weber <36520469+weberlo@users.noreply.github.com>
* Explain TODO

* Yong's comment

Co-Authored-By: Yong Wu <55wuyong@163.com>
* Comment

[ARITH] Improve div/mod in rewrite simplifier (#3149)

* [ARITH] Improve div/mod in rewrite simplifier

* Fix lint error

* Fuller file name in src/arithmetic/modular_set.h

Co-Authored-By: Wei Chen <ipondering.weic@gmail.com>
* Generalize some rules

* Replace gcd factoring with specialized rules

* Mark rules that don't work for non-truncated division

* More tests

[Relay][Frontend] Add Crop op converter (#3241)

* Add Crop op converter

* lint

* x

Fixed a typo (#3218)

* Fixed a typo

* Remove outdated url link.

[Relay] Start porting pass to the pass manager (#3191)

[Relay] remove unneeded VisitExpr (#3239)

[RELAY]Frontend darknet (#2773)

* [RELAY]Frontend darknet

* CI test file updated & CI error fixed

* avg_pool pad fix

* Changed repo_url and doc formatting

[Relay][Transform] merge PassContext and BuildConfig (#3234)

[C++][API] Consistent RAII scoping API. (#3231)

[LINT] handle more file types in ASF header (#3235)

* Update add_asf_header.py

* Update add_asf_header.py

Modified pick best to accumulate the best configurations from both the input and output file. (#3225)

[NODE] Macro to define NodeRef methods, constructor style example (#3224)

[GraphRuntime] Debug graph runtime (#3232)

[3rdparty] sync submodules (#3229)

Register SkipVectorize (#3228)

[Relay][Prelude] Remove Peano nats from the prelude (#3045)

[relay][pass manager] Open transform namespace (#3226)

[WIP] [Relay] [NNVM] [Frontend] implement MaxPool-8 and MaxPool-10 (#3114)

[Bugfix] Fix sort changing original input data issue (#3212)

* sort bugfix for not rearranging input data

* separate sort schedule

* fix lint

* use identity op instead

* fix lint

* remove redundent code

Add packing for int8 1x1 convolution and support the int8 group convolution on X86 (#2991)

* Support the 1x1 int8 conv with NHWC layout and weight packing

fix linter

* fix the memoize issue

* fix the failed nhwc test

* add the schedule for pack to unbreak other tests

* skip avx512 compile

* Support the 1x1 int8 conv with NHWC layout and weight packing

fix linter

* fix the memoize issue

* fix the failed nhwc test

* add the schedule for pack to unbreak other tests

* skip avx512 compile

* Unify the data_layout and kernel_layout relation

* add asf header

* fix the comment

* retrigger the build/test

[Team] Eddie -> PMC (#3220)

[TFLite] Convert TFLite NCHW to NHWC (#3141)

* Convert TFLite NCHW to NHWC

* Minor comment fix

Add `SkipVectorize` pass (#3222)

[Contrib] cblas batch_matmul (#3210)

[Relay][heterogeneous pass] remove on_device op after annotation (#3204)

* remove on_device op after annotation

* Update src/relay/pass/device_annotation.cc

Co-Authored-By: MORINAGA <34588258+imorinaga@users.noreply.github.com>

[relay][vm] remove throw in destructor (#3215)

Add bing to reviewer (#3214)

[Relay][TOPI] operator All (#3124)

* [Relay][TOPI] operator All

* Update tests/python/frontend/tensorflow/test_forward.py

Co-Authored-By: yongwww <55wuyong@163.com>
* fix comments

* change to level 4

[Relay][ONNX] fix #3134 converter where initializers were not registered as nodes (#3143)

[BugFix] Fix bug in cast to bool (#3207)

[VTA] [TSIM] Improve tsim example (#3206)

[BugFix][VTA] Fix bug in vta runtime DepPop function. (#3208)

Issue:
    One of existing illegal dependency check's condition always true,
    the correct logic actually should be such check for store and load.

Solution:
    Fix the said logic issue.

[ARM] Fix concat (#3061)

[CODEGEN][CUDA][OPENCL] Handle INF and NAN (#3194)