RADEON: write AGP_BASE_2 on chips that support it

R300+: fixup PURGE/FLUSH macros

Radeon IGP: merge RS4xx/RS6xx gart setup

Radeon IGP: wrap MCIND access

first step in merging rs4xx/rs6xx gart setup

Radeon IGP: clean up registers and magic numbers

drm: nopage compat fixup for drm_vm

The kernel has removed nopage so move the old nopage codepaths into a compat vm file and switch to using the fault paths.

nopfn is on its way out in the future also, so we should switch to using fault
for that path as well soon

r500: add allowed range for us config/pixsize

nv50: enable 0x400500 bit 0 after PGRAPH exception also

No solid idea about what these 2 bits do, but nv50 can now survive a few
PGRAPH exceptions just as nv40 does :)

nouveau: guard against channels potentially not having a context, fix nv50

nouveau: disable all card interrupts when unknown PFIFO IRQ occurs.

This is possibly temporary.  I can trigger an unending IRQ storm on G8x
in some circumstances, and have no idea how to handle that particular PFIFO
exception correctly yet.

nouveau: restore original NV_PFIFO_CACHES_REASSIGN value in fifo handler

Doesn't fix any issue I've seen, but is a potential issue if a FIFO IRQ
occurs during channel creation/takedown.

nouveau: gather nsource in trap_info()

The IRQ handling stuff really is a mess.. On the TODO :)

nv50: PGRAPH exception handling completely different from earlier chips

nv50: I cave...  Add nv84 initial context values.

I swore I'd actually do this properly and not go the horrible route
we did with nv4x, but I won't get around to it just yet with so many
*actually* interesting things to do first.. One day.

Since someone already added nv86, why not!

i915: fix off by one in VGA save/restore of AR & CR regs

Turns out it's important to save/restore AR14 in particular.

nouveau: NV9x cards exist as well.

Use fixed sized types in new ioctls

Make both crtc and the command argument 32 bits to avoid any 32-on-64 compat
issues.

Enum-ectomy of vblank modesetting ioctl

Enum can be of pretty much any size since C leaves the choice of size up to the implementation.  So avoid using it in new interfaces like the vblank pre- & post-modeset ioctl.  Thanks to hch for spotting this.

Don't disable IRQs, just tasklets, when taking the drm lock spinlock.

Fixed unlock check on EAGAIN

i915: fix for compatibility mode

linux-core Makefile: add GIT_REVISION

This tries to automatically fetch a git revision string and if succeeds,
it #defines GIT_REVISION string macro. Packagers can override it by
'make GIT_REVISION=foo'.

Update Nouveau to use GIT_REVISION, if defined, instead of DRIVER_DATE
in struct drm_driver.

Signed-off-by: Pekka Paalanen <pq@iki.fi>

i915: gfx hw and i945gme fixes from upstream

From Jesse and Zhenyu originally.

[I915] Handle tiled buffers in vblank tasklet

The vblank tasklet update code must build 2D blt commands with the
appropriate tiled flags.

On I965, use correct 3DSTATE_DRAWING_RECTANGLE command in vblank

The batchbuffer submission paths were fixed to use the 965-specific command,
but the vblank tasklet was not. When the older version is sent, the 965 will
lock up.

Fix buffer object map wait error.
Add some branch prediction hints.

Fix buffer object creation validation.

BO lock fixes.

Unlock the BO mutex while waiting for idle, unmapped, unfenced.

Move unfenced checking into idle checking.
Never time out while waiting for software events like unmapped or unfenced.

Fix up buffer manager locking.

Save and restore dsparb and d_state regs

Missing KERNEL_VERSION macro

Add DragonFly BSD support for device creation

DragonFly behaves just like FreeBSD in this regard.

nouveau: enable accelerated move to sysmem

nouveau: enable m2mf for tt<->vram moves, fix fence_poll

Place highmem pages last in the ttm page array.

Use clflush() when available for cache flushing.

[I915] Fix VRAM eviction.

Fix emergency allocation accounting.

nv50: primitive i2c interrupt handler

nv50: primitive display interrupt handler.

nouveau: fix return from function..

dude kernel moduless use kernel errors :)

this fixes an oops on init when this codepath hits.

Initialize the fence::error member.

[i915] Report buffer state _after_ fence submission to user-space.
This fixes a problem where the wrong bo->fence_type was reported, and
also saves some memory space.
[bo core] export the drm_bo_fill_rep_arg function.

Don't call fence::poll during irq if there are no waiters.

nouveau: forgot to add a break

nouveau: Add ctx values for nv86.

- Note that this may not work for all nv86.

drm/r300: fix wait interface mixup

This interface was defined completely wrong, however userspace has only
ever used 4 values from it (0x1, 0x2, 0x3 and 0x6), so fix the interface to do what userspace actually expected but define new defines for new users to use
it properly.

r300: Correctly translate the value for the R300_CMD_WAIT command.

Previously, the R300_CMD_WAIT command would write the passed directly to the
hardware. However this is incorrect because the R300_WAIT_* values used are
internal interface values that do not map directly to the hardware.

The new function I have added translates the R300_WAIT_* values into appropriate
values for the hardware before writing the register.

Thanks to John Bridgman for pointing this out. :-)

nouveau: nv20 bios does not initialise PTIMER

The wait functions depend on PTIMER, so write the old (incorrect, but working) values for uninitialised hw

i915: fix oops on agp=off

Kernel bug 10289.

Merge branch 'r500-fp'

nouveau: silence warning

nv40: voodoo - not quite.

nv40: allocate massive amount of PRAMIN for grctx on all chipsets.

More or less a workaround for issues on some chipsets where a context
switch results in critical data in PRAMIN being overwritten by the GPU.

The correct fix is known, but may take some time before it's a feasible
option.

r500: fragment program upload is also used to upload constants.

Limit frag address to 8 bits

drm: fixup r500fp submission

nouveau: do not set on-board timer's numerator/denominator to bad values

RADEON: switch over to new production microcode

This needs to be tested thoroughly before pushing to the
kernel.

RADEON: production microcode for all radeons, r1xx-r6xx

This updated microcode is not in use yet.

move some more r300 regs into not allowed on r500

drm: add new rs690 pci id

Evict cached_mapped relocatee before applying reloc.

Fix that got left out after the intel-post-reloc merge.

initial r500 RS and FP register and upload code

drm/pcigart: fix the pci gart to use the drm_pci wrapper.

This is the correct fix for the RS690 and hopefully the dma coherent work.

For now we limit everybody to a 32-bit DMA mask but it is possible for
RS690 to use a 40-bit DMA mask for the GART table itself,
and the PCIE cards can use 40-bits for the table entries.

Signed-off-by: Dave Airlie <airlied@redhat.com>

Avoid unnecessary waits for command regulator pause.

[via] Remove some leftover vars.

[via] Allow a little larger stride for SG DMA DownloadFromScreen.

[via] The millionth fixup for the millionth-1 attempt to stabilize the AGP
DMA command submission. It's worth remembering that all new bright ideas on how
to make this command reader work properly and according to docs
will probably fail :( Bring in some old code.

[via] Fix driver after vblank-rework merge.

ati: fix rs690 igp gart by allocating the page table in 32-bit memory

drm/rs690: set AGP_BASE_2 to 0

drm: set rs690 gart base completly.

The docs state bits 4-11 represent bits 32-39 of a 40-bit address

drm: this u32 should be a dma_addr_t

doesn't fix anything but just making it consistent

fix build problems

drm: Fix race that can lockup the kernel

The i915_vblank_swap() function schedules an automatic buffer swap
upon receipt of the vertical sync interrupt.  Such an operation is
lengthy so it can't be allowed to happen in normal interrupt context,
thus the DRM implements this by scheduling the work in a kernel
softirq-scheduled tasklet.  In order for the buffer swap to work
safely, the DRM's central lock must be taken, via a call to
drm_lock_take() located in drivers/char/drm/drm_irq.c within the
function drm_locked_tasklet_func().  The lock-taking logic uses a
non-interrupt-blocking spinlock to implement the manipulations needed
to take the lock.  This semantic would be safe if all attempts to use
the spinlock only happen from process context.  However this buffer
swap happens from softirq context which is really a form of interrupt
context.  Thus we have an unsafe situation, in that
drm_locked_tasklet_func() can block on a spinlock already taken by a
thread in process context which will never get scheduled again because
of the blocked softirq tasklet.  This wedges the kernel hard.

To trigger this bug, run a dual-head cloned mode configuration which
uses the i915 drm, then execute an opengl application which
synchronizes buffer swaps against the vertical sync interrupt.  In my
testing, a lockup always results after running anywhere from 5 minutes
to an hour and a half.  I believe dual-head is needed to really
trigger the problem because then the vertical sync interrupt handling
is no longer predictable (due to being interrupt-sourced from two
different heads running at different speeds).  This raises the
probability of the tasklet trying to run while the userspace DRI is
doing things to the GPU (and manipulating the DRM lock).

The fix is to change the relevant spinlock semantics to be the
interrupt-blocking form.  After this change I am no longer able to
trigger the lockup; the longest test run so far was 20 hours (test
stopped after that point).

Note: I have examined the places where this spinlock is being
employed; all are reasonably short bounded sequences and should be
suitable for interrupts being blocked without impacting overall kernel
interrupt response latency.

Signed-off-by: Mike Isely <isely@pobox.com>

Fix chip family for RV550

nv50: force channel vram access through vm

If we ever want to be able to use the 3D engine we have no choice.  It
appears that the tiling setup (required for 3D on G8x) is in the page tables.

The immediate benefit of this change however is that it's now not possible
for a client to use the GPU to render over the top of important engine setup
tables, which also live in VRAM.

G8x VRAM size is limited to 512MiB at the moment, as we use a 1-1 mapping
of real vram pages to their offset within the start of a channel's VRAM
DMA object and only populate a single PDE for VRAM use.

Merge branch 'intel-post-reloc'

Conflicts:

linux-core/drm_compat.c
linux-core/drm_compat.h
linux-core/drm_ttm.c
shared-core/i915_dma.c

Bump driver minor to 13 due to introduction of new
relocation type.

Bug # 14712
Disable page saving for GPU read-only TTMs.

Dont allow !sysadmin clients to alter the memory type of
NO_EVICT buffers.

Fix for debug memory routines

Add error message

Add an emergency pinnable memory quota for root-only processes.

Fix kernel crash when we hit OOM conditions.
(Alan Hourihane)

Avoid duplicate calls to drm_ttm_bind in some cases.

Make sure other TTM memory types than TT is really unbound when evicted.

Avoid large kmallocs.

nouveau: move AGP reset to mem_init_agp

Also, power cycle PGRAPH when resetting AGP -- it seems to fix problems encountered by p0g on nv25

remove unneeded load call

Switch from PIPE_VBLANK to PIPE_EVENT interrupts.

My 965GM gets interrupts stuck when using the old PIPE_VBLANK interrupt.
Switch to the PIPE_EVENT interrupt mechanism, and set the PIPE*STAT
registers to use START_VBLANK on 965 and VBLANK on previous chips.

drm/radeon: check sarea_priv exists

nouveau: redo channel idle detection

Will hopefully work a bit better than previous code, which depended on
knowing the channel's most recent PUT value.  Some chips always return
0 on reading these regs, and currently userspace is the only other entity
which knows the value.

nouveau: don't touch NV_USER regs on channel destroy.

Not only was this entirely pointless, it actually causes my NV30GL to
die randomly when channels are destroyed.

flush_agp_mappings commit

drm/bo: allow non-suser priv to add kernel BOs.

modprobe can be run with dropped capabilities we still want the kernel bos
to work.

drm: Fix for non-coherent DMA PowerPC

This patch fixes bits of the DRM so to make the radeon DRI work on
non-cache coherent PCI DMA variants of the PowerPC processors.

It moves the few places that needs change to wrappers to that
other architectures with similar issues can easily add their
own changes to those wrappers, at least until we have more useful
generic kernel API.

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

ttm: make sure userspace can't destroy kernel create memory managers

this adds something to say the kernel initialised the memory region not
the userspace. and blocks userspace from deallocating kernel areas

drm/ttm: add ioctl to get back memory managed area sized

taken from modesetting branch but could be useful outside it.

drm: reorganise minor number handling using code from modesetting branch

Rip out the whole head thing and replace it with an idr and drm_minor
structure.

i915: Evict if relocatee buffer is CACHED_MAPPED before
writting relocations, otherwise the GPU probably sees some
inconsistent data. Fix fd.o bug#14656