docs: Import 7.8.x release notes from 7.8 branch.

docs: Import 7.9 release notes from 7.9 branch.

nv50: fix always true conditional in shader optimization

r600g: improve bo flushing

Flush read cache before writting register. Track flushing inside
of a same cs and avoid reflushing same bo if not necessary. Allmost
properly force flush if bo rendered too and then use as a texture
in same cs (missing pipeline flush dunno if it's needed or not).

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: store reloc information in bo structure

Allow fast lookup of relocation information & id which
was a CPU time consumming operation.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

pb: fix numDelayed accounting

we weren't decreasing when removing from the list.

r600g: avoid unneeded bo wait

if we know the bo has gone not busy, no need to add another bo wait

thanks to Andre (taiu) on irc for pointing this out.

r600g: drop use_mem_constant.

since we plan on using dx10 constant buffers everywhere.

r600g: drop mman allocator

we don't use this since constant buffers are now being used on all gpus.

r600g: add bo busy backoff.

When we go to do a lot of bos in one draw like constant bufs we need
to avoid bouncing off the busy ioctl, this mitigates by backing off
on busy bos for a short amount of times.

pb: don't keep checking buffers after first busy

If we assume busy buffers are added to the list in order its unlikely
we'd fine one after the first busy one that isn't busy.

r600g: add bo fenced list.

this just keeps a list of bos submitted together, and uses them to decide
bo busy state for the whole group.

swrast: fix choose_depth_texture_level() to respect mipmap filtering state

NOTE: this is a candidate for the 7.9 branch.

r300g: fix microtiling for 16-bits-per-channel formats

These texture formats (like R16G16B16A16_UNORM) were untested until now
because st/mesa doesn't use them. I am testing this with a hacked st/mesa
here.

update release notes for Gallium

I am trying to be exhaustive, but still I might have missed tons of other
changes to Gallium.
(cherry picked from commit 968a9ec76eadf55e8b58171884e1175d7b8cf59a)

Conflicts:

docs/relnotes-7.9.html

docs: Add list of bugs fixed in 7.9

i965: Add support for gen6 FB writes to the new FS.

This uses message headers for now, since we'll need it for MRT.  We
can cut out the header later.

i965: In disasm, gen6 fb writes don't put msg reg # in destreg_conditionalmod.

It instead sensibly appears in the src0 slot.

i965: Add initial folding of constants into operand immediate slots.

We could try to detect this in expression handling and do it
proactively there, but it seems like less logic to do it in one
optional pass at the end.

i965: Add trivial dead code elimination in the new FS backend.

The glsl core should be handling most dead code issues for us, but we
generate some things in codegen that may not get used, like the 1/w
value or pixel deltas.  It seems a lot easier this way than trying to
work out up front whether we're going to use those values or not.

i965: Be more conservative on live interval calculation.

This also means that our intervals now highlight dead code.

r600g: Fix SCons build.

r600g: remove dead label & fix indentation

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: rename radeon_ws_bo to r600_bo

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: use r600_bo for relocation argument, simplify code

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: allow r600_bo to be a sub allocation of a big bo

Add bo offset everywhere needed if r600_bo is ever a sub bo
of a bigger bo.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: rename radeon_ws_bo to r600_bo

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

nvfx: Pair os_malloc_aligned() with os_free_aligned().

From AROS.

r600g: TODO domain management

no wonder it was slow, the code is deliberately forcing stuff into GTT,
we used to have domain management but it seems to have disappeared.

r600g: fix wwarning in bo_map function

r600g: the code to check whether a new vertex shader is needed was wrong

this code was memcmp'ing two structs, but refcounting one of them afterwards,
so any subsequent memcmp was never going to work.

again this stops unnecessary uploads of vertex program,

r600g: break out of search for reloc bo after finding it.

this function was taking quite a lot of pointless CPU.

i965: Fix glean/texSwizzle regression in previous commit.

Easy enough patch, who needs a full test run.  Oh, that's right.  Me.

i965: Set up swizzling of shadow compare results for GL_DEPTH_TEXTURE_MODE.

The brw_wm_surface_state.c handling of GL_DEPTH_TEXTURE_MODE doesn't
apply to shadow compares, which always return an intensity value.  The
texture swizzles can do the job for us.

Fixes:
glsl1-shadow2D(): 1
glsl1-shadow2D(): 3

i965: Add support for EXT_texture_swizzle to the new FS backend.

r300g: add support for L8A8 colorbuffers

Blending with DST_ALPHA is undefined. SRC_ALPHA works, though.
I bet some other formats have similar limitations too.

r300g: add support for R8G8 colorbuffers

The hw swizzles have been obtained by a brute force approach,
and only C0 and C2 are stored in UV88, the other channels are
ignored.

R16G16 is going to be a lot trickier.

mesa/st: initial attempt at RG support for gallium drivers

passes all piglit RG tests with softpipe.

i965: Fix incorrect batchbuffer size in gen6 clip state command.

FORCE_ZERO_RTAINDEX should be in the fourth (and final) dword.

i965: Don't try to emit code if we failed register allocation.

i965: Fix off-by-ones in handling the last members of register classes.

Luckily, one of them would result in failing out register allocation
when the other bugs were encountered.  Applies to
glsl-fs-vec4-indexing-temp-dst-in-nested-loop-combined, which still
fails register allocation, but now legitimately.

i965: Add a sanity check for register allocation sizes.

i965: When producing a single channel swizzle, don't make a temporary.

This quickly cuts 8% of the instructions in my glsl demo.

i965: Restore the forcing of aligned pairs for delta_xy on chips with PLN.

By doing so using the register allocator now, we avoid wasting a
register to make the alignment happen.

r600c: fix segfault in evergreen stencil code

Fixes:
https://bugs.freedesktop.org/show_bug.cgi?id=30551

r600g: Remove unnecessary headers.

r600g: Remove unused variable.

Fixes this GCC warning.
r600_shader.c: In function 'tgsi_split_literal_constant':
r600_shader.c:818: warning: unused variable 'index'

rgtc: Detect RGTC formats as color formats and as compressed formats

mesa: Trivial correction to comment

mesa: Fix misplaced #endif

If FEATURE_texture_s3tc is not defined, FXT1 formats would erroneously
fall through to the MESA_FORMAT_RGBA_FLOAT32 case.

ARB_texture_rg: Add GL_COMPRESSED_{RED,RG} cases in _mesa_is_color_format

mesa: Add ARB_texture_compression_rgtc as an alias for EXT_texture_compression_rgtc

Change the name in the extension tracking structure to ARB (from EXT).

savage: Remove unnecessary header.

glsl: Remove unnecessary header.

i965: Enable GL_ARB_texture_rg

mesa: Enable GL_ARB_texture_rg in software paths

ARB_texture_rg: Allow RED and RG textures as FBO color buffer attachments

ARB_texture_rg: Add R8, R16, RG88, and RG1616 internal formats

ARB_texture_rg: Handle RED and RG the same as RGB for tex env

ARB_texture_rg: Add GL_RED as a valid GL_DEPTH_TEXTURE_MODE

ARB_texture_rg: Add GL_TEXTURE_{RED,GREEN}_SIZE query support

ARB_texture_rg: Correct some errors in RED / RG internal format handling

Fixes several problems:

The half-float, float, and integer internal formats depend on
ARB_texture_rg and other extensions.

RG_INTEGER is not a valid internal format.

Generic compressed formats depend on ARB_texture_rg, not
EXT_texture_compression_rgtc.

Use GL_RED instead of GL_R.

ARB_texture_rg: Add GLX protocol support

i965g: use Elements macro instead of manual sizeofs

Signed-off-by: Nicolas Kaiser <nikai@nikai.net>
Signed-off-by: Brian Paul <brianp@vmware.com>

i965: Fix up copy'n'pasteo from moving coordinate setup around for gen4.

i965: Add real support for pre-gen5 texture sampling to the new FS.

Fixes 36 testcases, including glsl-fs-shadow2d*-bias which fail on the
Mesa IR backend.

evergreen : fix z format setting, enable stencil.

i965: Pre-gen6, map VS outputs (not FS inputs) to URB setup in the new FS.

We should fix the SF to actually give us just the data we need, but
this fixes regressions in the new FS until then.

Fixes:
glsl-kwin-blur
glsl-routing

i965: Also increment attribute location when skipping unused slots.

Fixes glsl1-texcoord varying.

i965: Fix the gen6 jump size for BREAK/CONT in new FS.

Since gen5, jumps are in increments of 64 bits instead of increments
of 128-bit instructions.

i965: Add gen6 attribute interpolation to new FS backend.

Untested, since my hardware is not booting at the moment.

r600g: indentation fixes

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: setup basic loop consts on r600 + evergreen.

this sets up a single loop constant like r600c does.

r600g: only set the Z export if shader exports it.

r600c: pull over 6xx/7xx vertex fixes for evergreen

r600g: flush SH cache on constant change on evergreen

r600g: fix evergreen draw-buffers

just a typo in the register headers.

r600g: add cb flushing for extra buffers + depth buffer on r600/evergreen

r600g: sync vertex/texture cache on resources on evergreen

this gets rid of lots of the instability on evergreen,
which isn't surprising since it really broken not to flush caches.

r600g: fixup vertex format picking.

there are some vertex formats defined in r600c not in the docs.

r600g: add assembler support for other vtx fetch fields.

this shouldn't change behaviour, just push the choice of what
to do out to the shader.

i965: Split the gen4 and gen5 sampler handling apart.

Trying to track the insanity of the different argument layouts for
normal/shadow crossed with normal/lod/bias one generation at a time is
enough.

Fixes: glsl1-texture2D() with bias.
(first test passing in this code that doesn't pass without it!)

i965: Use the lowering pass for texture projection.

We should end up with the same code, but anyone else with this issue
could share the handling (which I got wrong for shadow comparisons in
the driver before).

glsl: Add a lowering pass for texture projection.

r600g: realign evergreen code with r600 code.

fixes segfault in depth-tex-modes-glsl and OA startup.

r600c: add reloc for CB_COLOR0_ATTRIB

We'll need a reloc for tiling eventually,
so add it now.

r600g: add reloc for evergreen color attrib

we'll need this for color tiling on evergreen.

r600g: drop depth quirk on evergreen

none of the EG cards need the quirk.

r600g: add winsys support for CTL constants.

These need to be emitted, we also need them to do proper vtx start,
instead of abusing index offset.

r600g: fix evergreen depth flushing.

although evergreen can apparantly sample direct from 24-bit,
just make it work with the current method for now.

r600g: use Elements macro instead of manual sizeofs

draw: check for null sampler pointers

http://bugs.freedesktop.org/show_bug.cgi?id=30516

gallivm: added some comments

r600g: keep a mapping around for each bo

Save a lot of call into the kernel and thus improve performances.

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

r600g: don't double count dirty block

This avoid to overcount the number of dwords we need and
thus avoid maximazation of cs buffer use.

Signed-off-by: Jerome Glisse <jglisse@redhat.com

evergreeng: avoid overlapping border color btw VS & PS

Signed-off-by: Jerome Glisse <jglisse@redhat.com>

i965: Fix new FS handling of builtin uniforms with packed scalars in structs.

We were pointing each element at the .x channel of the
ParameterValues.

Fixes glsl1-linear fog.

mesa: Don't reference a W component in setting up a vec3 uniform component.

The 965 driver would try to set up storage for the W component, and
the offsets would get mixed up.

i965: Fix whole-structure/array assignment in new FS.

We need to walk the type tree to get the right register types for
structure components.  Fixes glsl-fs-statevar-call.

Revert "Prefer intrinsics to handrolled atomic ops."

This reverts commit 5f66b340aa49c6bc8d0acb2d1a6f8e9a7ef2cb2e, quickly
fixing 30514.