Encoding code clean up (#12864)

* Encoding code clean up

This change to clean all the serialization code from the encoding and move the files to the shared folder

* delete DecoderNLS

* re-add DecoderNls with the right casing

* remove bIsMicrosoftBestFitFallback

* Misc fixes per review comments

Merge pull request #12748 from helloguo/NUMASupportInitialize

Fix NUMASupportInitialize

Merge pull request #12879 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr, CoreFx to preview2-25518-01, preview2-25518-02, respectively (master)

Merge pull request #12843 from pgavlin/FixEarlyMultiRegCallDumps

Fix issues with early dumps of multi-reg-returning calls.

Merge pull request #12635 from hseok-oh/ryujit/remove_split_nyi

[ARM32] Remove useless code: struct split using float registers

PR feedback.

Update CoreClr, CoreFx to preview2-25518-01, preview2-25518-02, respectively

Move BitConverter to shared CoreLib partition (#12876)

Merge pull request #12874 from wateret/fix-legacy-12869

[LegacyJIT] Fix assert condition for CNS_DBL

Merge pull request #12857 from CarolEidt/DumpFixes

LSRA & dump cleanup

Path whitespace changes. (#12862)

* Path whitespace changes.

Change IsNullOrWhitespace to IsNullOrEmpty to be more consistent with legacy desktop .NET code. Path.GetFullPath no longer trims trailing whitespace. (Windows will still eat trailing spaces)

* Fix compilation errors with searchPattern

Merge pull request #12872 from hqueue/arm/ryujit/issue_12706

[RyuJIT/ARM32] Unassign registers properly at BB entry

[LegacyJIT] Fix assert condition for CNS_DBL

Fix #12869

Merge pull request #12870 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr to preview2-25517-02 (master)

Merge pull request #12871 from BruceForstall/Revert12813

Revert #12813, which caused #12855

[ARM32] Remove useless code: struct split using float registers

On ARM32, the split struct is using only integer register.
If float registers remain but not enough to pass all HFA struct value,
the HFA struct is passed using stack only.
So we can remove useless code in morph.cpp that is split struct using float registers on ARM32.

[RyuJIT/ARM32] Unassign registers properly at BB entry

When unassigning registers that are no longer live
at processBlockStartLocations(), address TYP_DOUBLE intervals properly.

Signed-off-by: Hyung-Kyu Choi <hk0110.choi@samsung.com>

Merge pull request #12861 from BruceForstall/AllowCnsIntTypeMismatch

Allow CNS_INT type mismatch for ARM

Revert #12813, which caused #12855

Update CoreClr to preview2-25517-02

CoreCLR - Remove preemptive checks for path being too long (#12786)

* Removed preemptive checks for path being too long.

Instead let the native interop handle it.

* Deleted unused constants.

Get rid of duplicate dump of def RefPositions

LSRA & dump cleanup

Refine dumps and remove some vestigial code:
- Dump code size in a consistent way across architectures
- Eliminate the Lowering hash debugging code, since Lowering hasn't been optional for a long time now.
- Eliminate the IR dump before LSRA, since it's just after the post-Lowering dump
- When building RefPositions:
  - dump the node first
  - then its consume/produce count
  - then the map only if consume != 0
  - then the associated RefPositions
   - dump the src & dst candidates only if produce != 0
  - leave a space between nodes.
- Dump the maxSpill only for types for which it is non-zero
- Eliminate the dumps during write-back; they contain no useful information not available in the table dumps.
- Eliminate the ancient workaround code for `GT_IND` and `GT_ARR_ELEM` which was from the days when we were trying to get LSRA to work with the legacy code generator.
- Use `gtTreeID` consistently whenver using a `t` prefix for a tree temp.
- Use varNum consistently when referring to a lclVar interval.
- Don't dump each node as it is handled by `TreeNodeInfoInit()` since it's redundant with the after dump. (Note that this wasn't being done for arm or arm64).

Fix a build break when compiling with Standalone GC on non-Windows platforms (#12858)

Allow CNS_INT type mismatch for ARM

Fixes #12757

X86 allows a long/int assignment type mismatch with a CNS_INT RHS, by inserting a cast.
Accept this for ARM as well. This allows a test (with arguably bad IL) to pass, and
also seems harmless and reasonable to accept.

Create crash dump on unhandled SIGILL, SIGFPE, SIGSEGV, SIGTRAP, SIGBUS (#12842)

Make createdump build and work on ARM (#12798)

Merge pull request #12838 from pgavlin/PInvokeKills

Do not mark GC vars live across an unmanged call as DNER in liveness for RyuJIT.

Merge pull request #12806 from jashook/fix_2017_arm_build

Updates the explicit location for armasm

Updates the explicit location for armasm

Merge pull request #12840 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr, CoreFx to preview2-25517-01, preview2-25517-02, respectively (master)

Fix alignment of reads in MD5Transform. (#12800)

Update CoreClr, CoreFx to preview2-25517-01, preview2-25517-02, respectively

Format code.

Update init-tools.sh to match corefx (#12839)

Revert PR: https://github.com/dotnet/coreclr/pull/12830 (#12844)

Reverting this PR to unblock coreclr ingestion in corefx. I will open another PR to bring this change back once the infrastructure changes are merged into buildtools and consumed by corefx.

See: https://github.com/dotnet/corefx/pull/22295#issuecomment-315574780

cc: @stephentoub

Fix issues with early dumps of multi-reg-returning calls.

The tree dump code was calling `GetReturnRegCount` before the return type
descriptor was initialized, which lead to an assert. This change introduces
a new debug-only method that simply returns `0` if the return type desc
has not been initialized.

Minor cleanups in reg candidate lclVar node processing. (#12828)

In particular, ignore reg candidate lclVar nodes that are not used (i.e.
`gtLsraInfo.isLocalDefUse` is `true`). These nodes are side-effect-free
and can therefore be eliminated if they are not used (indeed, the code
generator already ignores such uses).

Fix usage of GetThreadContext (#12825)

Merge pull request #12832 from pgavlin/FgMarkIntf

Add an overload of `fgMarkIntf` that takes a var index.

Do not mark GC vars live across an unmanged call as DNER in liveness for RyuJIT.

The RA inserts kills that ensure that live variables are not enregistered across
unmanaged calls, so this is not necessary.

Update header comments.

Fix resources lookup to use satellite assembly resouce lookup inside AppX when the assembly is Private.Corelib (#12830)

Merge pull request #12833 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr, CoreFx to preview2-25514-02, preview2-25515-01, respectively (master)

Update CoreClr, CoreFx to preview2-25514-02, preview2-25515-01, respectively

Merge pull request #12618 from hseok-oh/ryujit/fix_12600

[RyuJIT/ARM32] Internal register candadate for split struct argument

Merge pull request #12813 from BruceForstall/FixArmSingleHfaStructReturn

ARM: Fix return of single element HFA

Add an overload of `fgMarkIntf` that takes a var index.

This avoids the creation of temporary bitsets each time we call this
function, which is a no-op on the RyuJIT backend.

Merge pull request #12814 from pgavlin/BuildUses

Clean up the code that builds uses a bit in LSRA.

Merge pull request #12811 from JeffCyr/concurrentqueue-maxsegmentlength

Applied MaxSegmentLength restriction in ConcurrentQueue

Format code.

ARM: Fix return of single element HFA

Remove a condition in impFixupStructReturnType() that prevented
single-element HFA returns from being handled properly. The
condition didn't exist in previous JITs.

Fixes #12684

Applied MaxSegmentLength restriction in ConcurrentQueue

Merge pull request #12804 from pgavlin/VSO462274

Mark shift helpers that produce an unused value as such.

Merge pull request #12550 from sergign60/arm_build

[CoreRT armel] refix for PINVOKE calls in CoreRT #12373

[RyuJIT/ARM32] Kill the R4 register on exit if the call is the stub (#12662)

* [RyuJIT/ARM32] Kill the R4 register on exit if the call is the virtual stub call.

Related #11838

In this issue, farthestRefPhysRegRecord was nullptr in the end of allocateBusyReg(). That's because R4 register had been busy since before allocation of R4 Register.
It was caused that the R4 register was not killed on exit of the stub call.

On ARM architecture, the argument of stub call transfer by R4 register.
And when the stub is called, R4 register would be the status to busy.
R4 register has to be killed for leaving the busy state after stub call.

* Fix the formatting

* Get the vs param from virtualStubParamInfo

* Fix formatting

* Remove REG_ARG_4 define

* Change to better codes

* Add checking other platform cases

Merge pull request #12777 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr, CoreFx to preview2-25514-01, preview2-25514-03, respectively (master)

Update CoreClr, CoreFx to preview2-25514-01, preview2-25514-03, respectively

[CoreRT armel] refix for PINVOKE calls in CoreRT #12373

Merge pull request #12787 from briansull/zap-interface

Improvements in the Zapper to VM interface, no longer throw exceptions across the interface.

Merge pull request #12803 from wtgodbe/disableJITTestArm

Disable TalcallVerifyWithPrefix test for ARM

Clean up the code that builds uses a bit in LSRA.

These cleanups are enabled by the recent changes to SIMD8 handling and
the removal of `fixedCandidateMask`.

Merge pull request #12785 from wtgodbe/DeleteTest

Disable StringJoin test14

Mark shift helpers that produce an unused value as such.

Fixes VSO 462274.

Disable TalcallVerifyWithPrefix test for ARM

Disable StringJoin test14

[CoreCLR] Display the contents of init-tools.log (#12795)

* Update attribute-value in security build definition.

* Display init-tools log.

* Ensure execute permission is available.

Merge pull request #12781 from wtgodbe/ArmToolset

Add VC Runtime binaries to Core_Root for ARM tests

Delete test

Merge pull request #12793 from wateret/fix-legacy-12685

[LegacyJIT/ARM] Fix const fold assert condition

Change missed by the CoreLib mirror (#12792)

[LegacyJIT/ARM] Fix const fold assert condition

Fix #12685

[Arm64] Enable Span clear optimization (#12788)

Merge pull request dotnet/corert#4141 from MichalStrehovsky/fixBuildBreak

Merge nmirror to master

Signed-off-by: dotnet-bot <dotnet-bot@microsoft.com>

Merge pull request #12769 from pgavlin/SimplifyContainCheck

Simplify the `isContainedNode` check in LSRA.

Mark a `GT_FIELD_LIST` used by a `PUTARG_STK` contained.

Uses occur too early otherwise.

Merge pull request #12779 from pgavlin/ByrefAsserts

Loosen an assertion in the emitter re: byrefs.

Merge pull request #12783 from CarolEidt/RemovePhysRegDst

Remove unused GT_PHYSREGDST node

Improvements in the Zapper to VM interface, no longer throw exceptions across the interface.

Catch the exception on the VM side of the interface call and report the error to the zapper using an Error() function call rather than letting the exception go across tyhe interface call.

The interface methods LoadIBCTypeHelper and LoadIBCMethodHelper no longer need a ThrowsViolation in their contracts.

Instead oif using BAD_FORMAT exceptions for a failures to load IBC data type and methods, we now
throw TypeLoad exception.

Merge pull request #12775 from dotnet-bot/from-tfs

Merge changes from TFS

Remove unused GT_PHYSREGDST node

Update optdata in master to version 20170712-0121 (#12770)

Add VC Runtime binaries to Core_Root for ARM tests

Loosen an assertion in the emitter re: byrefs.

This assertion was attempting to ensure that one of the sources of an
instruction with a particular format that produced a byref was itself a
gcref or a byref. Its attempt to do so was overly strong, however, as it
rejected IR of the following form (specifically, the `add r, m`
generated by `t8 = ADD byref REG rdx`).

```
Generating: N005 (  3, 10) [000005] ------------        t5 =    CNS_INT(h) long   0x1c348f05a78 static Fseq[??_7type_info@@6B@] REG rax
IN0001:        mov      rax, 0x1C348F05A78
                                                             /--*  t5     long
Generating: N007 (  5, 12) [000006] -c----------        t6 = *  IND       ref    REG NA
Generating: N009 (  1,  1) [000009] ------------        t9 =    CNS_INT   int    8 REG rdx
IN0002:        mov      edx, 8
                                                             /--*  t9     int
Generating: N011 (  2,  3) [000010] ------------       t10 = *  CAST      long <- int REG rdx
IN0003:        movsxd   rdx, edx
                                                             /--*  t6     ref
                                                             +--*  t10    long
Generating: N013 (  8, 16) [000008] ------------        t8 = *  ADD       byref  REG rdx
IN0004:        add      rdx, bword ptr [rax]
Byref regs: 00000000 {} => 00000004 {rdx}
```

This changes loosens the assertion s.t. it merely ensures that the
instrution is either an add or a sub that produces a byref.

Merge pull request #12768 from pgavlin/RemoveFixedCandidateMask

Remove `fixedCandidateMask` and its uses.

Fix a build break.

[tfs-changeset: 1665563]

Format code.

Remove dead LazyInitializer file from #12697 (#12767)

* Delete LazyInitializer.cs

* Update LazyInitializer.cs

Simplify the `isContainedNode` check in LSRA.

Now that containedness is explicit this can simply check `isContained`.

Remove `fixedCandidateMask` and its uses.

This function dosen't really serve any purpose: all of its uses boiled
down to no-ops.

Implement a new approach for SIMD8/LONG interactions. (#12590)

SIMD8 values need to be converted to longs under a small number of
situations on x64/Windows:
- SIMD8 values are passed and returned as LONGs
- SIMD8 values may be stored to a LONG lclVar

Currently, LSRA performs some gymnastics when building use positions in
order to ensure that registers are properly allocated. This change is a
stab at a different approach: rather than pushing this work onto the RA,
lowering inserts `GT_BITCAST` nodes where necessary to indicate
that the source long- or SIMD8-typed value should be retinterpreted as
a SIMD8- or long-typed value as necessary. The RA performs one specific
optimization wherein it retypes stores of `GT_BITCAST` nodes to
non-register-candidate local vars with the type of the cast's operand
and preferences the cast to its source interval.

This approach trades slightly larger IR for some functions that
manipulate SIMD8 values for tighter code in buildRefPositions.

Merge pull request #12654 from wateret/armel/gtcopy_putargreg

[RyuJIT/armel] Do not update reg for PutArgReg copy

Merge pull request #12762 from wateret/fix-legacy-12686

[LegacyJIT/ARM] Fix RegSet assert failure

Merge pull request #12708 from YongseopKim/ryujit/arm32/add_nyi_promoted_struct_in_genPutArgStk

[RyuJIT/ARM32] Add NYI_ARM for promoted struct to genPutArgStk

Merge pull request #12741 from pgavlin/IRDocs

Update the RyuJIT IR documentation.

Address PR feedback.

[LegacyJIT/ARM] Fix RegSet assert failure

Fix RegSet assert failure while codegen for CpBlk and InitBlk

Fix #12686

[RyuJIT/ARM32] Add NYI_ARM for promoted struct to genPutArgStk

- Before solving the issue(#12657), add NYI_ARM to genPutArgStk().
- This commit's code's objective is same to the PR(#12655).
- This is from the issue(#12622).

Merge pull request #12749 from stephentoub/remove_cts_throw_switch

Remove ThrowExceptionIfDisposedCancellationTokenSource switch

Merge pull request #12752 from dotnet-maestro-bot/master-UpdateDependencies

Update CoreClr, CoreFx to preview2-25511-05, preview2-25512-01, respectively (master)