copy over some files and reorg radeon to add ttm fencing not working yet

nouveau : set the correct PGRAPH_CTX_CONTROL register

"5a072f32        (Stephane Marchesin     2007-02-03 04:57:06 +0100" broke nv10 ctx switch by setting wrong PGRAPH_CTX_CONTROL reg

Merge branch 'crestline-qa', adding support for the 965GM chipset.

Merge branch 'origin'

drm/bo: avoid oops if the memory manager for this type isn't initialised

nouveau: fix nv04 context switches.

drm/i915: set the bo up at firstopen time not after DMA init

This is required to use TTM to allocate the ring buffer.

drm/ttm: make sure dev_mapping is set-up for the first opener of the drm

This was causing an oops in my miniglx code to try and use a TTM-only setup.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

nouveau: move card initialisation into the drm

The PGRAPH init for the various cards will need cleaning up at some point,
a lot of the values written there are per-context state left over from the
all the hardcoding done in the ddx.

It's possible some cards get broken by this commit, let me know.
Tested on: NV5, NV18, NV28, NV35, NV40, NV4E

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

Catch up to new interrupt API, and retire FreeBSD 4.x support here.

vm: cleanup drm_vm.c along lines of cleanups queued for kernel

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

nouveau: rework nouveau_fifo_alloc() so the drm can create internal FIFOs

cleanup more whitespace from ttm merge

drm: remove second spinlock init for tasklet lock

nouveau: remove unused cruft

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

nouveau: support multiple channels per client (breaks drm interface)

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

rename badly named define

remove i830 reference

Remove old i830 kernel driver.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

more return values fixup

fixup return values in drm ioctl

more whitespace issues

cleanup ioctl expansion code

oops missing else

make drm fops const from kernel

use ARRAY_SIZE

more tab/space conversion

whitespace cleanup pending a kernel merge

clean up more of inline functions agp_remap/drm_lookup_map

deinline agp_remap along lines of kernel

remove drm_lookup_map unused now

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

r300: Renamed the CACHE_CTLSTAT values to include UNKNOWN in the name; not
enough information is known about them to be sure as to what the values mean.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

Add defines for the values written to R300_RB3D_ZCACHE_CTLSTAT.

Note that just like the values written to R300_RB3D_DSTCACHE_CTLSTAT these
values are really unknown; ideally more reverse engineering should be done to
determine what these values mean and when they should be set.

nouveau: make sure cmdbuf object gets destroyed

nouveau: associate all created objects with a channel + cleanups

nouveau: s/fifo/channel/

Corrected values written to R300_RB3D_DSTCACHE_CTLSTAT to either
R300_RB3D_DSTCACHE_02 or R300_RB3D_DSTCACHE_0A, rather than hexadecimal values.

Guess another unknown register used for R300 pacification.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

nouveau: PUT,GET, not 2xPUT

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

Add via CX700.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

radeon: make PCI GART aperture size variable, but making table size variable

This is precursor to getting a TTM backend for this stuff, and also
allows the PCI table to be allocated at fb 0

ati: make pcigart code able to handle variable size PCI GART aperture

This code doesn't enable a variable aperture it just modifies the codebase
to allow me fix it up later

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

nouveau: intrusive drm interface changes

graphics objects:
- No longer takes flags/dmaobj parameters, requires some major changes
  to the ddx to setup the object through the FIFO.  This change is
  likely to cause breakages on some cards (tested on NV05,NV28,NV35,
  NV40 and NV4E).
dma objects:
- now takes a "class" parameter, not really used yet but we may need
  it at some point.
- parameters are checked, so clients can't randomly create DMA objects
  pointing at whatever they feel like.
misc:
- Added FB_SIZE/AGP_SIZE getparams
- Read PFIFO_INTR in PFIFO irq handler, not PMC_INTR
- Dump PGRAPH trap info on PGRAPH_INTR_NOTIFY if NSOURCE isn't
  NOTIFICATION_PENDING.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

Fix Alpha domain/bus issue

Fix build for 2.6.21-rc1.
The vm subsystem of 2.6.21 is fully compatible with the buffer object
vm code.

Merge git://proxy01.pd.intel.com:9419/git/mesa/drm into crestline

drm: remove unnecessary NULL checks, and fix some indents..

Some fencing cleanup.

drm: remove last usage of VM_OFFSET

Leftover files from previous commit.

Simple fence object sample driver for via, based on idling the GPU.
Buffer object driver for via.
Some changes to buffer object driver callbacks.
Improve fence flushing.

Initial support for fence object classes.

(Fence objects belonging to different command submission mechanisms).

Fix build against older kernels.

Merge branch 'ttm-vram-0-1-branch'

Fix multiple spinlock unlocking

Rename drm_ttm.h to drm_objects.h
Fix up some header incompatibilities in drm_fence.c caused by the previous
commit.

Move fence- and buffer-object related header stuff to drm_ttm.h

Remove an intel-specific hack and replace it with a fence driver callback.

Set the drm bus map type for each buffer object memory type.

Rework buffer object vm code to use nopfn() for kernels >= 2.6.19.

nouveau: fix the build on big endian (thanks CyberFoxx)

nouveau: fix memory initialization with multiple cards.

Remove debug printout.

Bugzilla Bug #9457

Add refcounting of user waiters to the DRM hardware lock, so that we can use the
DRM_LOCK_CONT flag more conservatively.

Also add a kernel waiter refcount that if nonzero transfers the lock for the kernel context,
when it is released. This is useful when waiting for idle and can be used
for very simple fence object driver implementations for the new memory manager.

It also resolves the AIGLX startup deadlock for the sis and the via drivers.
i810, i830 still require that the hardware lock is really taken so the deadlock remains
for those two. I'm not sure about ffb. Anyone familiar with that code?

More bugfixes.
Fixed memory, pinned buffers and unmappable memory now seems
fully functional.

i915: Add 965GM pci id update

Merge branch 'master' into crestline

Revert "Add Intel 965GM chipset support"

This would be updated with external pci id file change.

Fix some outdated URLs, remove others.

Update flags and comments.

Lindent.

More bugfixes.

Cleanup and fix support for pinned buffers.

Sync r300_reg.h from mesa driver. #10210

replace instance of SA_SHIRQ with IRQF_SHARED

backwards compat added by airlied

Bump version patchlevel so it can be tested for new functionality.

Merge branch 'i915-pageflip'

i915: Only wait for pending flips before asynchronous flips again.

i915: Do not wait for pending flips on both pipes at the same time.

The MI_WAIT_FOR_EVENT instruction does not support waiting for several events
at once, so this should fix the lockups with page flipping when both pipes are
enabled.

nouveau: remove a hack that's not needed since the last interface change.

nouveau: ack PFIFO interrupts at PFIFO, not PMC.

i915: Eliminate dev_priv->current_page.

Always use dev_priv->sarea_priv->pf_current_page directly. This allows clients
to modify it as well while they hold the HW lock, e.g. in order to sync pages
between pipes.

i915: Only clean up page flipping when the last client goes away, not any one.

i915: Don't emit waits for pending flips before emitting synchronous flips.

The assumption is that synchronous flips are not isolated usually, and waiting
for all of them could result in stalling the pipeline for long periods of time.

Also use i915_emit_mi_flush() instead of an old-fashioned way to achieve the
same effect.

i915: Fix test for synchronous flip affecting both pipes.

i915: Add support for scheduled buffer swaps to be done as flips.

Unfortunately, emitting asynchronous flips during vertical blank results in
tearing. So we have to wait for the previous vertical blank and emit a
synchronous flip.