[OpenCL] Fix OpenCL get_valid_counts errors due to intrinsic atomic_add (#5857)

* [OpenCL] Fix atomic add used by get_valid_counts

* Rename l -> load, add flag to enable atomics

* Opencl doesn't do data rearrangement

[TIR][ANALYSIS] Refine side effect analysis. (#5954)

[Relay] symbolic max_output_size  (#5844)

* symbolic max_output_size

* pylint

* fix ci

[BUGFIX] Add cuda 11 to contrib.nvcc.find_libdevice_path() (#5902)

[REFACTOR][TIR][API-Change] Range/IntSet API style consistency. (#5953)

- Range::make_by_min_extent -> Range::FromMinExtent
- Update the APIs in IntSet to use CamelCase

[RELAY][VM] Add shape_of instruction (#5855)

add rm xla attributes in tf docs (#5950)

raise right error in tensorflow split op (#5951)

[TIR] Improve Let/LetStmt support. (#5949)

Let/LetStmt are useful primitives to create variable bindings.
While let binding are harmful for simplification and integer analysis,
they are useful for other cases:

- C0: LetStmt is useful to represent a step that has side effect(e.g. call a PRNG)
- C1: Let expression can be used to create deep nested expression for complicated functions.

This PR improves the let support in the following ways:
- Enable vectorization support for let
- Change let simplification strategy to simplify the most trivial case
  while ignore more complicated cases(to avoid deep nest explosion)
- Enhance arith module to handle const bound and modular set for let.

The overall recommendation is to only use Let in the cases when necessary(C0, C1).

[Doc] minor fix for release doc (#5948)

fix string argument mismatch in GraphRuntimeCodegen (#5933)

[TIR][PASS] Remove legacy HoistIfThenElse (#5944)

This pass has not been migrated to the new transform API,
and contains potential bugs per https://github.com/apache/incubator-tvm/issues/5559.
Given that it is not being actively used, this PR remove this pass
from the collection.

Followup PRs are more than welcomed to land a better version that
conforms with the new transform API.

Update date in the NOTICE (#5942)

[TIR][OP][API-CHANGE] Remove CallNode.call_type in favor of attribute. (#5937)

This is a followup refactor for tir::Call.
Now that we have switched call->name to call->op, the function effect property
can be registered through the op itself, so we no longer need the call_type in the CallNode.

- Introduce CallEffectKind to provide a more fine grained categorization of calls.
- Introduce call_pure_extern and call_llvm_pure_intrin to
  allow us to indicate pure calls in those cases.
- Migrate existing usecases to the new API.

add dnnl (#5936)

[CODEGEN][CONTRIB] Various update for CoreML codegen (#5934)

* [CODEGEN][CONTRIB] Various update for CoreML codegen

* fix lint error

[Runtime] Only initialize required module (#5926)

* init required modules

* trigger ci

* trigger ci

Update code_review.rst (#5923)

editorial pass with corrections

Add TupleGetItem to CSE (#5931)

* Add TupleGetItem to CSE

* rename a local variable

[Arith][GPU]Rewrite simplify fix for Vectorized Cooperative Fetching (#5924)

[PatternLang] Don't rewrite expressions used outside of the pattern (#5930)

* Don't rewrite expressions used outside of the pattern

* add comments

[TE] Add LegalizeInvalidAttach to legalize the compute_at location after split or fuse (#5917)

* Add LegalizeInvalidAttach

* lint & typo

* lint & typo

* address comment

* fix lint

refine error (#5929)

[BACKPORT-0.6][Bugfix][Arith] keep div_mode during floordiv simplify (#5922)

Two small fixes to AMDCPU codegen for LLVM 10+ and ROCm 3.5+ (#5920)

- For LLVM 10+ we need to avoid calling Align with 0, or else
  we get a crash.
- For ROCm 3.5+ we need to use code object 3 (the default in LLVM 9+)
  but for ROCm < 3.5 we want the code object 2.
- As we want to separate codegen from the API, we need to add
  a device api query for the version.
  But every one else wants now one, too. (But I only filled it
  in for CUDA for now.)
- I'm throwing in an addition of kMaxRegistersPerBlock for ROCm.
  This was introduced for CUDA in #5898.

Update install.rst (#5858)

* Update install.rst

minor cleanups/corrections

* Update install.rst

Fixed broken link

[Relay][Vm] Some performance improvement to VM (#5901)

* make alignment constant

* tweak copyto and loadscalarint

* some safety check

* x

* lint

* fix

CUDA device API & VerifyGPUCode pass update (#5898)

* Add kMaxRegistersPerBlock device api for cuda

* Add vectorize check to verify_gpu_code

* Lint fix

* Cast fix

[Thread Backend]Fix CPU Thread Binding for Multiple Sockets (#5918)

* Fix CPU Thread Binding for Multiple Sockets

* Backward compatibility

Add MicroTVM tutorial using the STM32F746 discovery board (#5655)

* Add MicroTVM tutorial using the STM32F746 discovery board
with a sample tflite model

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Fix: add a reference to the new turtorials/micro directory

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* fix: Cosmetic, align Micro TVM text with divider

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Fixes to remove warnings, spaces for readability, code blocks

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* remove use of dload in favor of requests for obtaining the TFLite model

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* add setup for CMSIS_ST_PATH
comment out portion of tutorial that will not run without a physical board available

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Fix warning due to ** in python but part of a comment block
The block is commented out since it can only run on device

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Numerous reworks to address feedback.

Within docs/conf.py place the microTVM tutorial prior to the VTA tutorials

Within the micro_tflite
  - rework section headers
  - reorder code so model prep code is all in one place as well as code
    for running on device
  - address indentation feedback
  - remove '' '' usage which I mistakenly thought was getting around a
    sphinx issue involving **

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Change disable_vectorize to use current approach with tvm.transform.PassContext
Change to pull example model from github with download_testdata
Add 2.5K tflite model
Couple of small changes following https://sphinx-gallery.github.io/stable/syntax.html

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* remove use of relay.build_config in favor of PassContext

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Couple of minor 4 space fix ups

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Change to use tvm.transform.PassContext for disable_victorize and disabling FuseOps

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Remove binary module from repo
Change download_testdata back to pull model from linaro server

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Couple of small cosmetic changes. (spaces and extra lines)

Signed-off-by: Tom Gall <tom.gall@linaro.org>
* Convert link to tf docs to examine a tf lite model to use RST syntax

Signed-off-by: Tom Gall <tom.gall@linaro.org>

[TIR][REFACTOR] Deprecate FreeStmt (#5890)

Currently FreeStmt is not being used.
While it can be useful to have an early free hint
we can always use an intrinsic instead of a first class statement.

[PatternLang] Support any index matching for TupleGetItem (#5909)

* support any index matching

* update doc

Fix serialization of inf float value (#5912)

Don't multiply by constant 1 uselessly in dense (#5911)

PyTorch frontend: fix handling of duplicate use of a model weight (#5897)

This happens e.g. in shared input/output embeddings in BERT
or siamese networks.

Thank you @siju-samuel for reporting.

Allow implicit conversion in TVM FFI to tvm::Bool (#5907)

Add Binary Intrinsic ops to TIR Ops in C++ (#5900)

* Add Binary Intrinsic ops to TIR Ops in C++

* clang-format

add a few gradients (#5899)

Rust Refactor Stage 4: Rewrite Rust graph runtime to use new APIs (#5830)

* Port graph-runtime to new API

* --amend

* Fix file lint

* Remove old travis file

* Add @kazum's patch

* Update rust/tvm-sys/src/datatype.rs

Co-authored-by: Andrew <amcharg@gmail.com>
Co-authored-by: Andrew <amcharg@gmail.com>

Fix the python intrin rule (#5895)

[Relay]Allow every runtime module to handle constants (#5885)

* update source module

* address comment

remove fatal (#5888)

[RFC] Improve quantized convolution performance for armv8 architectures (#5754)

* Improve quantized conv2d performance for armv8

Signed-off-by: Giuseppe Rossini <giuseppe.rossini@arm.com>
Change-Id: I3a3d29f5332dd9b3354e8e0dfb24677a521f9c8f

* Add ASF header to conv2d_gemm.py

Change-Id: I33853279e39c849ae1b555a9c91d7557985a0a35

* Run clang-format-10 on c++ files

Change-Id: Ieee22f032e595dabfc1616ab33466fcbf8d94365

* Fix pylint errors/warnings

Change-Id: I435d4d7bca7500db99547f4401fdc0d0995a1ff4

* Fix pylint errors/warnings in topi

Change-Id: I2fc1ad8453e9020072ab967c849df5390c2967b5

* Fix legalizations tests for aarch64

Change-Id: I0a67a49a7849f52ef7d57b9292ce9125bbb7cb2c

* Reintroduce conv2d_nhwc_spatial_pack.arm_cpu and int16 cast

Change-Id: I91b67fabd475e90a9b75f2dd5ecfee851265e0bb

* Switch type of legalization depending on the strategy used

Change-Id: I9a03040a8c40a6cd2658ed14c3751e05a8e19f2b

* Revert last commit

Change-Id: Ice34101e358e3ce8ebfb12c58f73e910ba5de8e8

* Fix the auto-tuner by registering the correct schedules

Change-Id: Id9273688b2620e1ea849ab01b4c46af8fbf37fd0

* Address review comments

Change-Id: Ia1755a0af7b6d159072d9f0c93c932c481101e48

* Improve usability and readability of conv2d_gemm_weight_transform

Change-Id: I3333186bbc2fe4054b58ce15d910e3be7b315482

* Change variable name to weight in Conv2DGemmWeightTransformRel

Change-Id: Ifb5f1f33af7512fe67c6b049b20a42a0bb2d26c9

* Fix clang-10 linting errors

Change-Id: I25ccc844d9cee23766096e1daddb6180abc413a6

* Trigger tests

Change-Id: Id37706fb7cf77a87a3cc817ecf8046297d9ca95a

[TIR][REFACTOR][API-CHANGE] Change Call.name to Call.op(RelayExpr) (#5863)

* [TIR][REFACTOR][API-CHANGE] Change Call.name(string) to Call.op(tvm::Op/RelayExpr)

This PR brings a major refactor to the tir::Call structure.
The current Call structure uses a string field(name) to identify the
function/intrinsic being called. This approach is limited as we start
to expand TIR to be more structured. In particular, we are interested in
the following aspects:

- Type a function and perform better compile time type checking so that we
  can find errors early.
- Register additional properties about an operator, such as:
  - Whether an intrinsic can be vectorized
  - What is the adjoint function of the intrinsic(for tensor expression AD)
  - Whether the operator has side effect.
- Perform specific codegen about an intrinsic if necessary.
- Call into another function in the same module.

The refactor changes the Call.name field to Call.op.
The Call.op field has a RelayExpr type, and we can pass:

- A tvm::Op which represents the corresponding intrinsic.
- A tvm::GlobalVar for calling into another function in the IRModule.

All the current intrinsics are migrated by registering an tvm::Op.
Because the unified IR shares a single Op registry. We use the "tir"
namespace for tir related intrinsics, for example bitwise and is now registered
under `tir.bitwise_and`.

To simplify upgrade, we introduce a `tir.call_extern` intrinsic
that allows us to call into arbitary external function without type checking.
However, we should move towards more type checked variants in the system.

Under the new op design. We should no longer try to pattern match all the
specific intrincis. Instead, we should rely on attr of each Op to do transformation.
For example, the vectorization pass depends on the TVectorizable property of the op,
which can be registered independently.

In this way, we can still grow the number of intrinsics when necessary
without having to change all the passes.

The same rule applies for tensor expression AD. Currently we are performing
AD by pattern match on operators like exp, sin, cos. We should instead
change to the ajoint registeration mechanism like those in relay.

Followup refactors need to be performed, including:
- Fold the Call.call_type into operator's attribute.
- Enrich the operator registry information
- Refactor passes(e.g. AD, intrin lowering) to use the attribute based transformation

* Fix nms

* Fix remaining testcase

* Address review comment

[COMMUNITY] Matthew Brookhart -> Reviewer (#5886)

keep parameter names from PyTorch (#5887)

Improve type handling in PyTorch frontend (#5834)

* Improve type handling in PyTorch frontend

- Use type information from graph for inputs if available. Check
  against shape information from graph if available.
- Allow user to set default dtype (default to float32 for sanity and
  compatibility).
- Implement type promotion to follow PyTorch mechanism. This includes
  fixing the handling of many "Scalar" overloads in PyTorch binary ops.
- Fix arange/linspace type semantics.
- Added support for traced functions. (Because it really is about the
  "self" input handling.)

Aside from adding an optional default_dtype keyword argument, this does not
change the signature/requirements of from_pytorch.

* Fix scalar detection using numpy.isscalar

and address other review comments. Thank you @siju-samuel

* refine test criteron on qnn_test::test_serialized_modules, fix bool conversion of const

Fail early before running invalid dynamic graphs (#5856)

* fail early before running invalid dynamic graphs

* fix an issue with the VM comment

[Bugfix][Build] Fix building with LLVM-10 on macOS (#5859)

[QUANTIZE] Add nn.batch_flatten as quantizable. (#5805)

* [ONNX] Skip ADD inside Gemm op when vector is zero

* [QUANTIZE] Add nn.batch_flatten as quantizable.

[Target] Introduce Target Id Registry (#5838)

[DOCS] Update has_dtype/has_shape to pattern lang doc (#5847)

Fix map assign issue in CI test (#5854)

Add Python Classes for all Attrs (#5853)

[DataType] Add bfloat16 (#5601)

[Object] Introduce POD-C Compliant tvm::Map (#5740)

[FIX] Recover global state after test_util.py (#5824)

In test_util.py, a program exit is simulated to test
that the error throwing behaviour is accurate.
Unforunately, this also deletes necessary global state
and so all subsequent tests that run and use tempdir
throw the same error.

This patch is a simple fix to restore the global state
at the end of the test.

Change-Id: I62fef46167e47f6af43271e2ce1db30f54857647

[AutoTVM] Suppress the warning messages when compile engine selects impls (#5821)

Additional canonicalization added for AddNode (#5846)

fix batchnorm infer_value error, add regression test and unit test (#5845)

[RUNTIME] Introduce MetadataModule to separate code compilation/interpretation and weight initialization (#5770)

 `tvm` crate stage 3 of Rust refactor  (#5769)

* Adapt to new macro

* Add tvm crate

* Fix out of tree pass with new bindings

* Super slick API working

* Add examples

* Delay egg example and add ASF headers

* Move array.rs around

* Remove outdated tests will restore in CI PR

* Fix some memory issues

* Fix ref counting issue

* Formatting and cleanup

* Remove out-of-tree for now

* Remove out-of-tree

ffi (Object): make class dict visible in instances (#5843)

[Torch][Quantized] Fix converting serialized quantized models (#5839)

* [Torch] Fix converting serialized quantized models

* clean up dtype check

* comment clean up

[KERAS]RepeatVector, Conv3DTranspose op support added (#5833)

Add a combine batch_matmul pass (#5791)

* Add a combine batch_matmul pass

Contrary what you might expect, this doesn't share as much code with
the combine dense pass as it does with the combine 2d conv pass.
This is because it concatenates the "output feature" dimensions.

* fix docstring

[Frontend][MXNet] Support a few contrib ops in mxnet (#5819)

* support for bert in mxnet1.6 and gluonnlp0.9

* fix converter

* Add test cases

* add a todo

[Frontend][TensorFlow]Fix TF Dynamic input shape (#5825)

* Fix TF Dynamic input shape

* Remove warning

* Add test

[Relay, Topi] [Frontend][TFLite, MXNet] ReverseSequence operator (#5495)

* TFLite reverse_sequence op

* TFLite add_n implementation

* reverse_sequence implementation

* reverse_sequence implementation

* reverse sequence

* TOPI,Relay,TFLite - Reverse Sequence

Signed-off-by: maheshambule <mahesh_ambule@persistent.com>
* Reverse Sequence small fixes

Signed-off-by: maheshambule <mahesh_ambule@persistent.com>
* lint fixes

Signed-off-by: maheshambule <mdambule07@gmail.com>
* TFLite reverse_sequence op

Signed-off-by: maheshambule
* MXNet SequenceReverse implementation

* clang format

* clang format

* review comment fixes

[RUNTIME][String] Overload string operators (#5806)

[Fix] Fix recursive let for well formed check (#5780)

[MergeComposite] Fix InferType when module contains Prelude (#5797)

A function may refer to other resources in the same module, so keep
  the content of original module when infering a function.

fix relay.build to not change the module argument in place (#5822)

[Relay][OpStrategy] Tweak cublas/cudnn priority level (#5820)

* Tweak cublas plevel

* update

* trigger ci

[Frontend][TFlite] Add parser support for relu6, leaky_relu, relu_n1_to_1, log_softmax (#4805)

* [Frontend][TFLite]Add support for relu6, leaky_relu, relu_n1_to_1, log_softmax

* add implementation in parser
* add qnn tests for each operator

* Implement clip operation for quantized relu6, relu1

* add 'clip' as in the quantized fused operations
* remove redundant assertions and imports

* Fix floating value quantization for RELU6 and RELU1

Error msg update (#5818)

[COMMUNITY] Siju Samuel -> Committer (#5817)

[CI] Limit number of threads in all jobs (#5815)

Pin hand landmark network to version 0.7.4. (#5813)

* Versions above 0.7.4 are broken due to changes in the
   quantization operations in the model, which are current
   not supported by TVM.

Fixes #5774.

[MXNET]conv3d and conv3d_transpose addedx (#5814)

[CI] Move cpu-only frontend tests to a CPU stage (#5807)

[topi] fix strategy for sparse dense cuda (#5782)

Allow RPCWrappedFunc to rewrite runtime::String as std::string (#5796)

[topi] fix sparse dense schedule on cuda (#5803)

[QUANTIZE] Add config switch for nn.dense layer type. (#5801)

[TIR][REFACTOR] Add tir prefix to type keys (#5802)

[ONNX] Skip multiply with 1.0f constant for GEMM import (#5800)

* [ONNX] Skip ADD inside Gemm op when vector is zero

* [ONNX] Skip multiply with 1.0f constant for GEMM import

[TEST] Temporary disable fp16 type_as test for PyTorch Frontend (#5799)

[TIR][REFACTIR] Update TIR nodes std::string->String. (#5793)

This PR updates the remaining TIR node's member to use
String instead of std::string.

support aten::type_as in the pytorch frontend (#5787)

* support aten::type_as in the pytorch frontend

* use _convert_data_type to convert torch type to tvm type and add more types in the type_as test

Fix tf parser (#5794)

[TIR][REFACTOR] Cleanup unused classes (#5789)

Edit onnx parser to infer values in post order (#5755)

* edit onnx parser to infer values in post order to speed up onnx imports with many calls to infer_value

* fix pylint

[COMMUNITY] @wpan11nv -> Reviewer (#5790)

[TF] Support symbolic inputs of Fill (#5762)

* [TF] Support symbolic inputs of Fill

* Rebase and simplify. Value has been converted to constant if it is
tf.Constant

[TENSORFLOW]Conv3d Transpose OP added (#5775)

* [TENSORFLOW]Conv3d Transpose OP added

* Testcase updated, tf cpu supports only ndhwc

[PYTORCH]aten::norm support added (#5776)

[FRONTEND]Darknet support batch size for yolo (#5688)

Fix the issue reported in
https://discuss.tvm.ai/t/yolov3-tiny-batch-input-test-failed/6796

[BYOC][FIX] Infer types in MergeComposite (#5766)

If InferType isn't run between partitioning passes,
function calls are inserted which don't have a type.
This can result in failures for patterns which want
to check types.

This works around it simply by running InferType after
every partitioning.

Change-Id: Ie0887f0564a41eb0913bfe42a362e8effe9681b9

Add ignore storage_order attribute to onnx pooling parser. (#5781)