Don't spam dmesg if PMC_INTSTAT is 0

Only return FIFO number if the FIFO is marked as in use..

Check some return vals, fixes a couple of oopses.

Dump some useful info when a PGRAPH error occurs.

The "channel" detect doesn't work on my nv40, but the rest
seems to produce sane info.

Completely untested NV10/20/30 FIFO context switching changes.

Restructure initialisation a bit.

 - Do important card init in firstopen
 - Give each channel it's own cmdbuf dma object
 - Move RAMHT config state to the same place as RAMRO/RAMFC
 - Make sure instance mem for objects is *after* RAM{FC,HT,RO}

Merge branch 'nouveau-1' of git+ssh://git.freedesktop.org/git/mesa/drm into nouveau-1

Hack around yet another "X restart borkage without nouveau.ko reload" problem.

On X init, PFIFO and PGRAPH are reset to defaults.  This causes the GPU to
loose the configuration done by the drm.  Perhaps a CARD_INIT ioctl a proper
solution to having this problem again in the future..

Fix memory detection on TNT2 M64/TNT2 vanta.

drm: fixup page alignment on SAREA map on ppc64

fixup fifo size so it is page aligned

use a uint64_t for this not a pointer

Merge branch 'master' into nouveau-1

Conflicts:

linux-core/Makefile.kernel

Leave the bottom 64kb of RAMIN untouched.

The binary driver will screw up either it's init or shutdown, leaving the
screen(s) in an unusable state without this.  Something important in there?

nouveau: add compat ioc32 support

add powerpc mmio swapper to NV_READ/WRITE macros

remove config.h

Add some getparams.

Move the context object creation flag handling to the drm.

Fix bug #8839 - a comment

Bugzilla Bug #8819
Build fixes for powerpc.
Reported by Katerina Barone-Adesi

Minor bugfix, indentation and removal of unnused variables.

Reserve the new IOCTLs also for *bsd.
Bump libdrm version number to 2.2.0

Last minute changes to support multi-page size buffer offset alignments.
This will come in very handy for tiled buffers on intel hardware.
Also add some padding to interface structures to allow future binary backwards
compatible changes.

New mm function names. Update header.

Add improved alignment functionality to the core memory manager.
This makes an allocated block actually align itself and returns any
wasted space to the manager.

Also add some functions to grow and shrink the managed area.
This will be used in the future to manage the buffer object swap cache.

Add a one-page hole in the file offset space between buffers.

Merge branch 'master' of git+ssh://git.freedesktop.org/git/mesa/drm

The CPU cache must be flushed _before_ we start modifying the kernel map ptes,
otherwise data will be missing, which becomes apparent when the kernel evicts
batch buffers which are likely to be written into in the evicted state,
and then rebound to the AGP aperture.
This means we cannot rely on the AGP module to flush the
cache for us.

Bug #1746: Set dev_priv_size for the MGA driver.

We apparently need this global cache flush anyway.

Bug #8707, 2.6.19-rc compatibility for memory manager code.

Merge branch 'master' of git+ssh://git.freedesktop.org/git/mesa/drm

Importing fixes from drm-ttm-0-2-branch

Make sure delayed delete list is empty on lastclose.
Fix some refcounting errors.
Fix some error messages.

Merging drm-ttm-0-2-branch

Conflicts:

linux-core/drmP.h
linux-core/drm_drv.c
linux-core/drm_irq.c
linux-core/drm_stub.c
shared-core/drm.h
shared-core/i915_drv.h
shared-core/i915_irq.c

Remove stray softlink.

Avoid driver-specific AGP user-populated types, since we don't know what AGP
driver we're on.
Avoid global cache flushes before inserting pages.
In general, they are never mapped, and not accessed through the kernel map, so
a cache flush should not be necessary. The exception is pages that are bound
cached. We might need a cache flush for those.

Remove some debugging messages.

Remove max number of locked pages check and call, since
that is now handled by the memory accounting.

Lindent.

Add vma list memory usage to memory accounting.
Use byte unit for /proc printout of memory usage for small sizes to be
able to detect memory allocation bugs more easily.

Add memory usage accounting to avoid DOS problems.

Remove hack which delays activation of a additional channel.  The previously active channel's state is saved to RAMFC before PFIFO gets clobbered.

Oops, we have more than 4 subchannels..

Implement mm_lock and mm_unlock functions.
The mm_lock function is used when leaving vt. It evicts _all_ buffers.
Buffers with the DRM_BO_NO_MOVE attribute set will be guaranteed to
get the same offset when / if they are rebound.

Useful output on a FIFO error interrupt.

typo

Remove the memory manager parameter from the put_block function, as this
makes the client code a lot cleaner. Prepare buffer manager for lock and
unlock calls.

Extend generality for more memory types.
Fix up init and destruction code.

dev->agp_buffer_map is not initialized for AGP DMA on savages
bug 8662

NV40: *Now* fifo ctx switching works for me..
Ok, I lied before.. it was a fluke it worked and required magic to repeat it..
It actually helps to fill in RAMFC entries in the correct place.

The code also clears RAMIN entirely instead of just the hash-table.

NV40: FIFO context switching now WorksForMe(tm)

Setup NV40 RAMFC (in wrong location.. but anyway), rearrange the RAMFC setup code a bit.

Some info on NV40's RAMFC

Change Intel AGP memory type numbers.

Merge branch 'master' of git://anongit.freedesktop.org/git/mesa/drm into nouveau-1

Again more work on context switches. They work, sometimes. And when they do they seem to screw up the PGRAPH state.

remove config.h from build no longer exists kbuild does it

Add the missing breaks.

Fix the fifo context size on nv10, nv20 and nv30.

Fix some randomness in activating a second channel on NV40 (odd GET/PUT vals).  Ch 1 GET now advances, but no ctx_switch.

Oops.

Still more work on the context switching code.

Bugfixes.

Simplify the AGP backend interface somewhat.

Fix buffer bound caching policy changing, Allow
on-the-fly changing of caching policy on bound buffers if the hardware
supports it.

Allow drivers to use driver-specific AGP memory types for TTM AGP pages.
Will make AGP drivers much easier to migrate.

More work on the context switch code. Still doesn't work. I'm mostly convinced it's an initialization issue.

Compatibility code for 2.6.15-2.6.18. It is ugly but a little comfort is that
it will go away in the mainstream kernel.
Some bugfixes, mainly in error paths.

Big update:
Adapt for new functions in the 2.6.19 kernel.
Remove the ability to have multiple regions in one TTM.
   This simplifies a lot of code.
Remove the ability to access TTMs from user space.
   We don't need it anymore without ttm regions.
Don't change caching policy for evicted buffers. Instead change it only
   when the buffer is accessed by the CPU (on the first page fault).
   This tremendously speeds up eviction rates.
Current code is safe for kernels <= 2.6.14.
Should also be OK with 2.6.19 and above.

Context switching work.
Added preliminary support for context switches (triggers the interrupts, but hangs after the switch ; something's not quite right yet).
Removed the PFIFO_REINIT ioctl. I hope it's that a good idea...
Requires the upcoming commit to the DDX.

Use a nopage-based approach to fault in pfns.

only allow specific type-3 packets to pass the verifier instead of all for r100/r200 as others might be unsafe (r300 already does this), and add checking for these we need but aren't safe. Check the RADEON_CP_INDX_BUFFER packet on both r200 and r300 as it isn't safe neither.

Get rid of all ugly PTE hacks.

Bug 6242: [mach64] Use private DMA buffers, part #4.

mach64_state.c: convert the DRM_MACH64_BLIT ioctl to submit a pointer to
user-space memory rather than a DMA buffer index, similar to DRM_MACH64_VERTEX.

This change allows the DDX to map the DMA buffers read-only and eliminate a
security problem where a client can alter the contents of the DMA buffer after
submission to the DRM.

This change also affects the DRI/DRM interface. Performace-wise, it basically
affects PCI mode where I get a ~12% speedup for some Mesa demos I tested.
This is mainly due to eliminating an ioctl for allocating the DMA buffer.

mach64_dma.c: move the responsibility for allocating memory for the DMA ring
in PCI mode to the DDX.

This change affects the DDX/DRM interface and unifies a couple of PCI/AGP code
paths for ring memory in the DRM.

Bump the mach64 DRM version major and date.

Bug 6242: [mach64] Use private DMA buffers, part #3.

Add DRM_PCI_BUFFER_RO flag for mapping PCI DMA buffer read-only. An additional
flag is needed, since PCI DMA buffers do not have an associated map.

Bug 6242: [mach64] Use private DMA buffers, part #2.

Factor out from mach64_dma_dispatch_vertex() the code to reclaim an unsed
buffer, in preperation for using it in mach64_dma_dispatch_blit() also.

Bug 6242: [mach64] Use private DMA buffers, part #1.

Factor out from mach64_freelist_get() the code to reclaim a completed buffer,
this is to improve readability for me.

Bug 6209: [mach64] AGP DMA buffers not mapped correctly.

Map the DMA buffers from the same linear address as the vertex bufs. If
dev->agp_buffer_token is not set, mach64 drm maps the DMA buffers from
linear address 0x0.

Fix type of second argument to spin_lock_irqsave().
(cherry picked from f6238cf6244b32bd84e3d2819963d7f5473867c8 commit)

Fix type of second argument to spin_lock_irqsave().

Make the user_token 44-bit for TTMs, and have them occupy a unique file space
starting at 0x00100000000. This will hopefully allow us to use
unmap_mapping_range(). Note that user-space will need
64-bit file offset support.

Add a buffer object manager for TTM maps.

Allow for 44 bit user-tokens (or drm_file offsets)

Add a comment to previos commit.

Trap and be verbose about a deadlock that occurs with AIGLX and drivers that
use drm_reclaim_buffers_locked().

drm_rmdraw: Declare id and idx as signed so testing for < 0 works as intended.
(cherry picked from d58389968124191a546a14b42ef84edc224be23d commit)

Make locked tasklet handling more robust.

Initialize the spinlock unconditionally when struct drm_device is filled in,
and return early in drm_locked_tasklet() if the driver doesn't support IRQs.

drm_rmdraw: Declare id and idx as signed so testing for < 0 works as intended.

Bump driver date.

i915: Only schedule vblank tasklet if there are scheduled swaps pending.

This fixes issues on X server startup with versions of xf86-video-intel that
enable the IRQ before they have a context ID.
(cherry picked from 7af93dd9849442270ec89cb4bbeef5bfd4f9e424 commit)

i915: Only initialize IRQ fields in postinstall, not the PIPE_SET ioctl.

Some other minor changes in preparation for actually disabling user interrupts.

i915: Bump minor again to differentiate from vsync changes.

i915: Avoid mis-counting vblank interrupts when they're only enabled for pipe A.

It looks like 'after a while', I915REG_INT_IDENTITY_R for some reason always has
VSYNC_PIPEB_FLAG set in the interrupt handler, even though pipe B is disabled.
So we only increase dev->vbl_received if the corresponding bit is also set in
dev->vblank_pipe.
(cherry picked from 881ba569929ceafd42e3c86228b0172099083d1d commit)

i915: Bump minor for swap scheduling ioctl and secondary vblank support.

(cherry picked from 2627131e5d0c8cd5e3f0db06451c2e7ae7569b1b commit)

i915_vblank_swap: Add support for DRM_VBLANK_NEXTONMISS.

(cherry picked from 0356fe260dcf80f6d2d20e3384f2a1f4ee7f5b30 commit)

Only return EBUSY after we've established we need to schedule a new swap.

(cherry picked from 50a0284a61d4415c0ebdb02decee76ef3115007a commit)

Core vsync: Don't clobber target sequence number when scheduling signal.

It looks like this would have caused signals to always get sent on the next
vertical blank, regardless of the sequence number.
(cherry picked from cf6b2c5299e9be3542d4deddfd05d5811f11d2ef commit)

Core vsync: Add flag DRM_VBLANK_NEXTONMISS.

When this flag is set and the target sequence is missed, wait for the next
vertical blank instead of returning immediately.
(cherry picked from 89e323e4900af84cc33219ad24eb0b435a039d23 commit)

Fix 'sequence has passed' condition in i915_vblank_swap().

(cherry picked from 7f09f957d9a61ac107f8fd29128d7899a3e8a228 commit)

Add SAREA fileds for determining which pipe to sync window buffer swaps to.

(cherry picked from c2bdb76814755c9ac6e66a8815f23af0fe4f3a91 commit)