sse: Add more slow rules

test.orc: Add a function with loadupdb

tests: don't run compare programs

For MMX/SSE only.

sse: implement loadoff, loadup opcodes

sse: implement mulhul

Add loadoff[bwl], loadup[id]b opcodes

emulation: Add offset to emulation functions

Add OrcCode structure

Update gitignore

Use AM_PROG_CC_C_O to support per-target compilation flags.

Fixes an automake warning.

Fix dependencies of the generate-emulation binary.

Makes parallel builds succeed.

Fix distcheck

Add orcemulateopcodes.h to the dist.
Fix gtk-doc.make copying version.entities to the srcdir.

c: cleanup pointer updating

sse: Fix accsadubl rule

test: Add disabled code for Cortex-A8 benchmarking

c: convert to load/store opcodes

altivec: implement load/store opcodes

arm: Add runtime detection of EDSP

arm: Add load/store opcodes

neon: improve select1wb/lw rules

neon: Add more rules

Fix mulhul opcode and update generated code

neon: Add splitwb/splitlw

neon: add load/store opcodes

sse: Fix pmulld emission

sse: Fix mxcsr save/restore on x86-64

compiler: increase number of temp variables

configure: Add dragonflybsd to mmap code alloc

mmx: Fix problems in recent commit

Add performance comparison tests

test: Fix perf_opcodes_sys for acc opcodes

mmx: update from sse

Changes to allow generation of mmx code from sse

Better handling of invariants

compiler: add flag for allowing gp regs on stack

compiler: don't load constants for scalar opcodes

tests: handle scalar opcodes in perf test

sse: Add more fallback rules

Don't allocate registers for const and param

sse: implement faster permute rules

tests: Add more test orc code

tests: fix program name

Add loadpb/loadpw/loadpl instructions

Add load/store opcodes

Also rewrite programs to use them instead of having the
backends separately handle load/stores.  Breaks non-SSE
backends.

Add logging to orc_parse

And (finally) some error reporting in orcc.

Remove constant folding, it's broken

sse: only set mxcsr if float opcodes are used

tests: quiet test output

Reimplement emulation

update orcfunctions.c

test: quiet test_accsadubl

Use TMPDIR for temporary code memory files

Also better error reporting.

arm: more fixes for ARMv6 rules

Signed-off-by: David Schleef <ds@schleef.org>

memcpy_speed: make default upper limit lower

If the cache size is not known, max out at 1 MB.
Better for slow systems.

.gitignore: ignore more stuff

docs: fix version.entities include problems

Copy the generated version.entities file into the xml/ directory,
which is where it's expected. Fixes include warnings when building
docs. There doesn't seem to be a way to achieve this without
modifying the original gtk-doc.make file yet.

arm: Another try with ARMv6 rules

arm: move more opcodes that use ARMv6 instructions

Noticed by Brad <brad@comstyle.com>.

back to unreleased

arm: mark some rules as ARM v6 only

Release 0.4.6

win32: Fix DllMain definition

tests: don't run neon tests

update release docs

don't unlink tmp file if debug flag is used

Remove orc-float

Add cache information

neon: Fix aligned load

memcpy_speed: inline orc_memcpy

memcpy_speed: flush/populate cache for hot/cold testing

neon: Add short-array unaligned speedup

neon: Add load/store of 256-bit vectors

neon: Only preload for each cache line

neon: Add handling of different size regions

arm/neon: use subs for loop counter

neon: add preload

neon: add loop unrolling

neon: Fix rules for quad usage

memcpy_speed: take unalignment parameter on cmd line

neon: Fix store of l vectors

neon: Add quad load/store

neon: Use faster opcodes for aligned store

Add simple constant folding

neon: Use unaligned ops instead of mask register

Improve compile debugging

test: remove adjustment of performance number

test: switch neon test back to neon

win32: Fix initialization of once mutex

arm: Fix register moving

arm: fix some compile mismatches

arm: Fix a bunch of rules

arm: fix compile error

arm: mark rules known to be buggy

arm: Implement 2d support

arm: implement load/store of b, l

arm: arm backend code gen fixes

neon: check for NEON support on CPU

sse: handle NANs and denormals

Set the DAZ and FTZ flags in the MXCSR, to set proper
denormal behavior.  Implement NAN handling for maxf and
minf.

opcodes: Make flushing denormals the default behavior

Flushing denormals is a better default behavior for SIMD
engines, since they tend handle denormals slowly (SSE,
Altivec) or not at all (NEON).  Unfortunately, that
behavior is expensive to emulate on IEEE-compliant FPUs,
since you need to check for denormal before and after
every operation.  At this point, the emulator flushes
denormals and C code does not.

x86: Fix register popping for x86_64