fix jump count for Sandybridge.

It is same as Ironlake.

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

add -g 6 for Sandybridge

Signed-off-by: Xiang, Haihao <haihao.xiang@intel.com>

use left recursion instead of right recursion to avoid memory exhausted issue when compiling large source files

Fix setup of immediate types for gen4 disasm.

Caught by clang.

disasm: Print out ELSE and ENDIF src1 arguments like IF does.

whitespace cleanup from Mesa import.

1. type syntax :ud :uw etc
2. empty instruction option
3. remove a conflict

 support simple expression

add intel-gen4asm.pc.in

bump version to 1.0

the offset of JMPI is in unit of 64bits on GEN5.

This fix is only applied for JMPI label. It is up to you
to use a right offset for JMPI imm32|reg in your program.

change read message format on GEN5

to re-use a lot of shaders for GEN5.

Add support for GEN5

Add a new option [-g n], n=4(GEN4),5(GEN5). If don't use -g,
the default value is 4(GEN4)

Add support for labeled and conditional branches

Signed-off-by: Keith Packard <keithp@keithp.com>

Support more addressing modes in disasm

Fix compiler warning from missing include.

Add support for dp_read message.

Add thread_spawner message target support.

Add conditional support to assembler. Add align16 dest support to disasm.

This is working towards round-tripping mesa programs. Still need indirect
register addressing and align16 source support.

Add math and urb units, deal with nop

Add disassembler (intel-gen4disasm).

Decodes most simple instructions. Still needs work on branching and send.

Support #line directives

Ensure that parse errors cause non-zero exit.

Also, avoid creating output file when a parse error occurs

Add packed vector immediate values

Add GCC warnings

Add accidentally forgotten rnde test.

More renaming of gen4asm -> intel-gen4asm, plus README update.

Update .gitignore for gen4asm -> intel-gen4asm

Rename package and binary to intel-gen4asm.

Use 0 instead of INITIAL, as the chosen lex on my debian doesn't supply it.

Use inttypes.h to get at uint32_t instead of sys/types.h.

Update the TODO with more tasks and a bit more description.

Add break, cont, and halt instructions.

Add tests for break, cont, and halt instructions.

Fix the exitcode type for ENDIF to be D instead of UD.

Fixes the endif test.

Add a test for ENDIF, revealing issues.

Fix initialization of null reg for ELSE, and set the pop count right.

This fixes the ELSE test.

Add a test for the ELSE instruction, revealing issues.

Add support for the WAIT instruction.

Add a test for wait instruction (not yet implemented).

Lex integers as unsigned long instead of signed int, fixing the immediate test.

Add a failing test for maximum ranges of UD/D immediates.

Parse negative integers for imm32s, and don't exceed the IP count width field.

This fixes the while test.

Fix the width of the IP count field expected by the while test.

Fix copy'n'paste-o in lexing of the WHILE instruction.

Initialize the structure used for setting up the ip src/dst in branches/jumps.

This fixes jmpi, if, and iff.  The while test still fails to compile.

Add tests for jmpi, if, iff, and while, revealing issues.

Explain why rnde-intsrc is expected to fail.

Add some masks in comments that will help with writing tests.

Add configure.lineno to ignores.

Add more unary operation tests.

Start adding a test suite.

Add a rule for the ELSE instruction.

Untested.

Add rules for branch and jump instructions.

Untested.

Add DO and ENDIF instructions.

Fix a compiler warning by defining struct {in,}direct_reg at the top level.

Fix gram.h creation, fixing dependencies and distcheck.

Fix issues in the grammar that caused errors in bison.

Add autotools build system, and rearrange directory layout.

Add input/output file command line arguments.

Add support for register-indirect addressing in source operands.

Add support for register-indirect access in destination registers.

This is untested.  Also, a few bits for source operand register-indirect access
sneak in with this commit.

Add support for destination writemasks.

This involved changing dest operands to have their own structure like src
operands, as the destination writemask (which is align16-only) shares space
with register numbers in align1 mode.

Avoid shift/reduce conflict in predicate by making flagreg and subreg 1 token.

Thanks to keithp for pointing out where the conflict was.

Add support for predicate control.

This is untested on programs using predicate control, and also causes a
shift/reduce conflict.

Add support for swizzle control on source operands.

This required restructuring to store source operands in a new structure rather
than being stored in instructions, as swizzle is align16-only and shares
storage with other fields for align1 mode.

These changes were not tested on real programs using swizzle.

Add acc[01] as src operands.

Comment cleanup and add missing semicolons after rules.

Add support for more instruction options.

Typo fix in comment.

Rename direct_gen_reg struct to direct_reg now that it fills more roles.

Support src ARF operands in another place, and spell it arch instead of acc.

Add support for more registers as source operands.

Add rules for more registers, and use some for destinations.

Rename the resulting binary to gen4asm instead of lextest.

Add a negation that the initial disasm missed.

Add many more opcodes.

Lex the register number with the register name.

This avoids the need for a start condition to prevent for example g1.8<0,1,0>UW
being lexed as GENREG NUMBER LANGLE etc. rather than
GENREG INTEGER DOT INTEGER LANGLE etc.

Add syntax for extended math send functions, and adjust packed_yuv_sf for it.

Add a syntax for urb write messages.

Add some more generated files to ignore.

Add packed yuv sf kernel from 2d driver.

Add syntax for translating the DP write send message.

Fix respecting of instruction options (misunderstood default action behavior).

Fix up sampler send message translation and give it a near-usable syntax.

Zero out the initial header instoptions.

There's no reason to provide typing or region on the null register.

bzero instructions before filling in the bits we care about.

This avoids some set bits in padding fields.

Fill in type of null register to match Mesa.

This code was supposed to be null instead of acc0 (brw_disasm.c gave "a0").

Fix translation of message registers.

Fix translation of saturate value, and wire conditionalmod to 0 for now.

Remove generated source from repo.

Add support for negate and abs to source operands.

Fix imm32 translation.

Fix dest_horiz_stride translation, and destination type.

And add a comma.  This was supposed to be a minor change.

Remove generated file.

Fix horizontal stride translation.

C warnings cleanup.

Add Wall.