Leftover files from previous commit.

Simple fence object sample driver for via, based on idling the GPU.
Buffer object driver for via.
Some changes to buffer object driver callbacks.
Improve fence flushing.

Initial support for fence object classes.

(Fence objects belonging to different command submission mechanisms).

Fix build against older kernels.

Merge branch 'ttm-vram-0-1-branch'

Fix multiple spinlock unlocking

Rename drm_ttm.h to drm_objects.h
Fix up some header incompatibilities in drm_fence.c caused by the previous
commit.

Move fence- and buffer-object related header stuff to drm_ttm.h

Remove an intel-specific hack and replace it with a fence driver callback.

Set the drm bus map type for each buffer object memory type.

Rework buffer object vm code to use nopfn() for kernels >= 2.6.19.

nouveau: fix the build on big endian (thanks CyberFoxx)

nouveau: fix memory initialization with multiple cards.

Remove debug printout.

Bugzilla Bug #9457

Add refcounting of user waiters to the DRM hardware lock, so that we can use the
DRM_LOCK_CONT flag more conservatively.

Also add a kernel waiter refcount that if nonzero transfers the lock for the kernel context,
when it is released. This is useful when waiting for idle and can be used
for very simple fence object driver implementations for the new memory manager.

It also resolves the AIGLX startup deadlock for the sis and the via drivers.
i810, i830 still require that the hardware lock is really taken so the deadlock remains
for those two. I'm not sure about ffb. Anyone familiar with that code?

More bugfixes.
Fixed memory, pinned buffers and unmappable memory now seems
fully functional.

Fix some outdated URLs, remove others.

Update flags and comments.

Lindent.

More bugfixes.

Cleanup and fix support for pinned buffers.

Various bugfixes.

I915 accelerated blit copy functional.
Fixed - to System memory copies are implemented by
flipping in a cache-coherent TTM,
blitting to it, and then flipping it out.

Reinstate some LRU handling.

Remove some code that should have gone in
commit 6a49d9a8abd9f168211017c2d585d0d64e89c530

Fix copyright statements.

Fix evict_mutex locking range.
Implement unmappable buffers. (fault moves them to mappable when needed).
Various bugfixes.

Add an accelerated buffer copy cleanup helper.
Export helper functions and make some important buffer-object functions non-static.
Add an i915 accelerated blit buffer move for pci memory buffers.

Don't create a ttm just to copy from.

Fix mm_block leak.
Some other minor fixes.

A minor function interface change and some memcpy bugfixing.

Hooray!! it sort of works with a fixed AGP area as faked VRAM.

Simplify external ttm page allocation.
Implement a memcpy fallback for copying between buffers.

Update memory compatibility tests.
Now only pinned buffers are broken.

Warning fix: correct type of i915_mmio argument.

Define __iomem for systems without it.

Add chip family flags to i915 driver, and fix a missing '"' in mach64 ID list.

Checkpoint commit.
Flag handling and memory type selection cleanup.
glxgears won't start.

Fix a stray unlock_kernel() in drm_vm.c
Add a file for memory move helpers, drm_bo_move.c
Implement generic memory move.
Cached, no_move and unmapped memory temporarily broken.

Simplify pci map vs no pci map choice.

Implement a drm_mem_reg_t substructure in the buffer object type.

Implement a policy for selecting memory types.

nouveau: more work on the nv04 context switch code.

i915: Add copy-blit operation.

nouveau: and of course, I was missing the last nv04 piece.

nouveau: add missing nv04_graph.c symlink.

nouveau: plugin the nv04 graph init function.

nouveau: cleanup the nv04 pgraph save/restore mechanism.

nouveau: fix nv04 graph routines for new register names.

nouveau: rename registers to their proper names.

nouveau: add NV04 registers required for PGRAPH context switching.

nouveau: nv ctx switch opps the size of array was wrong

nouveau: nv10 ctx switch, some regs are nv17+ only

Make also later kernels work with buffer object vm
and clean up some function names.

Make vm handle buffer objects instead of ttm objects.
Remove ttm objects.
Make vm aware of PCI memory type buffer objects.
(Only works for pre 2.6.16 kernels for now).

Make git ignore generated config.h.in.

via: Try to improve command-buffer chaining.

Bump driver date and patchlevel.

Disable AGP DMA for chips with the new 3D engine.

Fix missing ttm_open_vma call from previous commit.
Honour the ttm backend cant-use-aperture flag.

Prepare for removal of the ttm_object type.

Protect drm_mmap against disappearing maps.

The map lists and hash tables are protected using dev->struct_mutex,
but drm_mmap strangely never locked this mutex.

memory manager: Make device driver aware of different memory types.

Memory types are either fixed (on-card or pre-bound AGP) or not fixed
(dynamically bound) to an aperture. They also carry information about:

1) Whether they can be mapped cached.
2) Whether they are at all mappable.
3) Whether they need an ioremap to be accessible from kernel space.

In this way VRAM memory and, for example, pre-bound AGP appear
identical to the memory manager.

This also makes support for unmappable VRAM simple to implement.

Make the utility runnable also for normal users.

Fix an error-path oops.

Add a buffer object transfer function.
Creates a placeholder for the old buffer contents
when it is transfered to / from static memory like VRAM.

Indent according to xorg rules.

Add license header.

Add some relevant tests for the new buffer object interface.

Add the ttmtest test utility.

Clean up buffer object destruction somewhat.

Use pre-defined list_splice function.

s/buf/bo/ for consistency.

Some cleanup. A buffer object should only have one active memory type.

nouveau: determine chipset type at startup, instead of every time we use it.

make works ctx switch on nv10.

nouveau: oops, wrong indexing in nv17 regs

nouveau: read gpu type once

nouveau: only save/restore nv17 regs on nv17,18 hw

nouveau: add extra pgraph registers

nouveau: add some nv10 pgraph defines

nouveau: simplify and fix BIG_ENDIAN flags

Remove a scary error printed when we were leaking memory caches.

We don't use memory caches anymore...

Fix memory accounting initialization to only use low or DMA32 memory.

nouveau: nv4c default context

nouveau: always print nsource/nstatus regs on PGRAPH errors

vblank interrupt fix

nouveau: fix getparam from 32-bit client on 64-bit kernel

nouveau: re-add 6150 Go pciid (0x0244)

nouveau: cleanup nv30_graph.c

nouveau: Remove write to CTX_SIZE. This gives us proper nv3x PGRAPH switching.

add missing quadro id

nouveau: Try to get nv35 pgraph switching working. Doesn't quite yet.

Hook into nv20 pgraph switching functions (they're identical for nv3x).
Actually call nv30_pgraph_context_init so the ctx_table is allocated.

Thanks to Carlos Martin for the help.

nouveau: opps nv20 ctx ramin size was wrong

nouveau: opps restored the wrong channel

nouveau: nv20 graph ctx switch.

Untested...

nouveau: first step to make graph ctx works

It is still not working, but now we could use some 3D commands
without needed to run nvidia blob before.

nouveau: add and indent pgraph regs

nouveau: Oops, fix the nv04 RAMFC_DMA_FETCH value.

nouveau: add missing symlink

nouveau : remove useless init : we clear RAMIN before

Delay for a usec while spinning waiting for ring buffer space.

This means the loop will wait up to ~10ms for ring buffer space to become
available, rather than just however long it takes to check the space 10000
times.  This matches other drivers' behavior when waiting for ring buffer/fifo
space.

nouveau: get nv30 context switching to work.

* Pulled in some registers from nv10reg.h.  Needed for context switching.
* Filled in nv30 graphics context (based on nv40_graph.c).
* Figure out nv30 context table, set up on context creation.  Allows the cards automatic switching to work.