mips: loadb: with shift 1, use lh if aligned

mips: copyb: only do something if source and dest are different

mips: fixed prefetching instruction calculation, but deactivated prefetching for now (no measurable performance improvements)

mips: added cache prefetching hints

mips: introduced loop unrolling

For now, this only happens in the main loop, and is decided by the
ORC_UNROLL_SHIFT environment variable.

add forgotten headers to include in make dist

mips: implemented select0wb, select1wb, select0lw, select1lw, splatbw, splitlw, splitwb, shruw and swapw

mips: added emit functions for shrl.ph and precrq.qb.ph

mips: added convwb

mips: loadupib, loadupdb: error (not implemented) if source argument is not source var

Only source vars can get a ptr_offset, and we need one in these operations as
they are implemented now.

mips: shrs, shra.ph: error if shift amount is not a const

mips: mulswl: sign extend words before multiplying

mips: added emit function for seh

mips: convssslw: fix typo on minimum value to compare

mips: convsbw: spread bytes when we have an instruction shift

mips: fix endianness of result of loadupib and loadupdb

mips: added copyright headers

mips: fixes in mergebw and mergewl

mips: addw/addb: always use vectorial operation, whatever the shift

mips: load: use lbu instead of lb

mips: convubw: extract bytes into 2 halfwords when shift==1

mips: convsuswb and convssswb: put results in lower half

mips: _rule_load(): directly concatenate bytes for byte loads with shift 1

mips: added emit for precr.qb.ph

mips: fix shra.ph: correctly get shift value

mips: loadp: load as quad bytes or paired halfword for values of (resp) 1 or 2 bytes

mips: added emit functions for subu.ph and replv.ph

mips: mark t3->t5 as unavailable

mips: made convubw a no-op

mips: avoid orc_compiler_get_temp_reg()

mips: added rules for convsuswb, convubw, avgub, subw

mips: add missing nop in a branch delay slot

mips: added _emit() for lbu, subq.ph and preceu.ph.qbr

mips: implement swapl

mips: _emit() for wsbh

mips: implement loadupdb

mips: made sure more registers are available and use temporary registers more consistently

mips: implement loadupib

mips: initialise pointer offset registers when they exist

mips: handle various update types for vars

mips: emit functions for adduh_r.qb, rpelv.qb and packrl.ph

mips: implemented orc instructions subb, mullw, convssswb, mergebw, subssw, shrsw

mips: added emit for subu.qb, subq_s.ph, and, mul.ph, repl.ph, cmp.lt.ph, pick.ph

mips: implement convsbw

mips: emit functions for shll.ph and shra.ph

mips: implement flush_cache, fixing segfaults on actual hardware

mips: frame pointer when ORC_CODE=debug

mips: emit invariant instructions in _load_constants_inner()

mips: fixed convssslw, implementing it with slt/movn

mips: _emit_slt() and _emit_movn()

mips: change insn shift when x2/x4 is present

mips: $t3 is now our tmpreg

mips: implement loadp* orc instructions

mips: add _emit_lui()

mips: rules for mergewl and addssw

mips: add emit method for addq_s.ph

mips: rules for mulswl, shrsl and convssslw

mips: add emit methods for sra, mul, mtlo and extr_s.h

mips: fix stride handling in 2d

mips: handle case when n < (# of iterations to reach alignment)

mips: addedsupport for bltz,bgtz with immediate offset

mips: _assemble: ensure we load n after LABEL_OUTER_LOOP

mips: handle 2d loops

mips: generate loops for all (or most) alignment cases

mips: addede orc_mips_emit_conditional_branch_with_offset()

mips: added emit for beq, or, ori

mips: a1-a3 registers do not need to be saved

mips: introduced orc_mips_emit_full_loop() to avoid cut and pasted code

mips: added a special version of the region1 loop for the case where we can have all the variables aligned

mips: Fix detection of mipsel host

Add detection of mipsel host

mips: error when trying to use load with a constant

mips: added test for binary code generation

mips: add binary code generation

Also refactor a bit the branch emission code and handle labels properly.

mips: fix load and store for the unaligned cases

Still, something needs to be done (probably in _assemble()) to use the aligned
load/store operations when we can.

mips: fix counters for loop_shift==0

mips: fix label naming in generated assembly

Label names need to be function specific, else they clash when we have more
than one function in a file.

mips: fix mips_rule_addw() for the SIMD case

mips: reworked _assemble() to handle properly data sizes > 2

mips: factorised and mostly fixed load and store rules

Code is assuming that all data is correctly aligned for now.

mips: add emitters for more instructions

mips: added emit functions for beqz, addi, sub, srl, andi

mips: add forgotten argument to lw

mips: started work for a proper loop organisation to handle simd instructions

mips: added rules for loadb, storel, storeb and copyb

mips: added copyl

mips: do not trust ORC_STRUCT_OFFSET when we cross-compile into asm code

First version of mips target

Only generates asm code, and only support loadl, storel and addl for now.

compile fix

Fix multiple typedefs

fix for more than one accumulator

Fix altivec implementation of cmpltf and cmplef operations

Adds support for PowerPC64

compiler: remove redundant declaration

Link to pthreads library

Add line numbers to errors

test: allocate aligned memory on windows

Split headers out of orcprogram.h

bytecode: Add bytecode for instruction flags

orcc: Add --no-backup