r300: start moving new r300 cmdbuf into common code

radeon/r200/r300: consolidate swap buffers

radeon: remove old lock code

radeon/r200/r300: consolidate the buffer copy/flip code into one place

radeon/r200/r300: attempt to move lock to common code

radeon/r200/r300: initial attempt to convert to common context code

radeon/r200: move more stuff closer together in context

radeon/r200: move state atom to common header

radeon/r200: start splitting out commonalities into separate headers

radeon: use bo_wait to wait for all buffers to be rendered to

Not 100% sure this is correct, but its what Intel does and its better than
CP_IDLE.

Bump dri2proto requirement to 1.99.3, drop CopyRegion bitmask from protocol.
(cherry picked from commit 154a9e5317f890618932cea0129ef887e16baf84)

radeon/r300: add code to setup r300 vs r500 using pci device from kernel

r300: disable settexoffset extension on r300

radeon: fix library name for consistency

radeon: remove start/end offset + cleanup some whitespace

radeon: fixup r500 FP emission for new CS

radeno: hopefully make r200/radeon build

radeon: make DRI1 one work with new CS mechanism

radeon: cs add print cs callback

radeon: fix pointer dangling

radeon: update to libdrm-radeon API changes

radeon: dri2 don't forget to free buffer

r300: release bo from pixmap

r300: convert to new relocations format (see libdrm-radeon)

r300: SetTex extension support

r300: cs + DRI2 support

If DRI2 is enabled then switch cmd assembly to directly build
hw packet.

r300: bo and cs abstraction.

This abstract memory management and command stream building so we
can use different backend either legacy one which use old pathway
or a new one like with a new memory manager. This works was done by :

Nicolai Haehnle
Dave Airlie
Jerome Glisse

mesa: no longer need Writemask field in GLSL IR nodes

The Swizzle and Size fields carry all the info we need now.

mesa: revamp GLSL instruction emit code

This is a step toward better array handling code.  In particular, when more
than one operand of an instruction uses indirect addressing, we'll need some
temporary instructions and registers.  By converting IR storage to instruction
operands all in one place (emit_instruction()) we can be smarter about this.

Also, somewhat better handling of dst register swizzle/writemask handling.
This results in tighter writemasks on some instructions which is good for
SOA execution.

And, cleaner instruction commenting with inst_comment().

Next: remove some more dead code and additional clean-ups...

mesa: make writemask_string() non-static

mesa: remove some do-nothing GLSL code

mesa: fix accidental regression in GLSL built-in texture matrix lookup

Was broken by commit 9aca9a4b72b2a7b378e50bd88f9c3324d07375ec.

mesa: use the tighter definition of GLSL ftransform() from the gallium branches

mesa: remove unused/obsolete __NormalMatrixTranspose matrix

mesa: fix bug in GLSL built-in matrix state lookup

mesa: tweak program register printing for RelAddr case

mesa: fix generation of fixed function state when no vp exists

i965: Upload state on primitive switch, don't just prepare it.

This was a regression in 59b2c2adbbece27ccf54e58b598ea29cb3a5aa85 that broke
blender, among other apps.

i965: Fix VB refcount leak on aperture overflow.

Add glsync demo program from jbarnes for testing vblank synchronization.

i965: Fix up VS max_threads for G4X and removing a magic number.

As far as I can read in the docs, VS threads can be 1:1 with the pairs of
VUE handles allocated for them.  Also, G4X can run twice as many threads as
before (though we won't unless the we bump the preferred URB entries for VS).

i965: Fix up SF max_threads.

We were dividing the number of URB entries by two to get number of threads,
which looks suspiciously like a copy'n'paste-o from brw_vs_state.c.  Also, the
maximum number of threads is 24, not 12.

i965: Fix up clip min_nr_entries, preferred_nr_entries, and max_threads.

The clip thread could potentially deadlock when processing tristrips since
being moved back to dual-thread mode, as the two threads could each have 4 VUEs
referenced and not be able to allocate another one since SF processing
wasn't able to continue (needing 5 entries before it freed 2).
In constrained URB mode, similar deadlock could even have occurred with
polygons (so we cut back max_threads if we can't handle it any primitive type).

i965: Update WM maximum threads for G4X.

i965: Add a big comment explaining my understanding of URB management.

It shouldn't offer anything new over what's in the docs (except for G4X notes),
but here it's all in one place.

glFlush before CopySubBuffer, fix coordinates and extension name typo.

glx: fix xcb build

mesa: fix version check in dinoshade.c

mesa: allow relative indexing into all register files and indirect dst register indexing

Don't mess with emacs tab width.

intel: reset cliprect_mode to IGNORE_CLIPRECTS.

This ensures all batchbuffers have a same cliprect mode after calling
_intel_batchbuffer_flush even if there aren't invalid commands in the
current batch buffer. (fix bug#18362).

mesa: restore the negate flag of dots in build_lighting.

Dots is re-used if more than one light is enabled. Previously
the negate flag of dots may affect next light.

mesa: update new state for RasterPos like other operations.

This fixes a lighting issue when drawing a bitmap.

mesa: new _mesa_is_pow_two() function

mesa: restore glapi/ prefix on #include

mesa: fix some misc breakage caused by editing auto-generated files rather than the python generators

Specifically:
  #include "glapitable.h" in src/mesa/main/glapi/dispatch.h
  Call _mesa_bsearch() in src/mesa/main/enums.c.

GLX: fix out-of-bounds memory issue in indirect glAreTexturesResident()

See bug 18445.
When getting array results, __glXReadReply() always reads a multiple of
four bytes.  This can cause writing to invalid memory when 'n' is not a
multiple of four.

Special-case the glAreTexturesResident() functions now.
To fix the bug, we use a temporary buffer that's a multiple of four bytes
in length.

NOTE: this commit also reverts part of commit 919ec22ecf72aa163e1b97d8c7381002131ed32c
(glx/x11: Added some #ifdef GLX_DIRECT_RENDERING protection) which
directly edited the indirect.c file rather than the python generator!
I'm not repairing that issue at this time.

dri: alloc __DRIscreen object with calloc()

mesa: track initialization status of uniform variables.  Plus, asst clean-ups.

mesa: initial support for uniform variable initializers.

This lets one specify initial values for uniforms in the code, avoiding
the need to call glUniform() in some cases.

mesa: fix logic error in GLSL linker when looking for main() shaders

mesa: allows 'f' suffix on GLSL float literals

undo accidental changes to multitex.frag shader

mesa: remove OPCODE_INT #define

mesa: use NRM3 in emit_normalize_vec3() when drivers are ready

mesa: add support for 'centroid' qualifier in GLSL 1.20

mesa: add support for 'invariant' keyword for GLSL 1.20

mesa: reformat comments, rewrap lines, etc for a little better readability

mesa: forgot sqrt in NRM3/4 instructions

mesa: fix opcode table order bug

mesa: add GLSL support for DP2, NRM3, NRM4 instructions (not actually emitted yet though)

mesa: added DP2, DP2A instructions

mesa: added AND/OR/NOT/XOR instructions

mesa: include shader/prog_instruction.h

Seems to fix a mysteriously missing build dependency.

mesa: added OPCODE_NRM3/NRM4 instructions for vector normalization.

We may emit these instructions from GLSL instead of DP3/RCP/MUL.

Also, implement SSG (set sign) instruction in the interpreter.

mesa: use _bfc0 instead of _col0 when building back face lighting.

mesa: rename OPCODE_INT -> OPCODE_TRUNC

Trunc is a more accurate description; there's no type conversion involved.

mesa: update the shader programs->TexturesUsed array at link time

If an application never calls glUniform() to set sampler variable values
they'll remain 0 (the default value/unit).
Now call _mesa_update_shader_textures_used() at link time in case glUniform()
is never called.  program->TextureUsed[] will then be correct for state
validation.

i965: Always check vertex program.

Now i965 also uses the vertex program created by Mesa Core, but this vertex program
is not only depend on mesa state _NEW_PROGRAM, so always check the current vertex
program is updated or not. This fixes broken demo cubemap.

i965: Implement missing OPCODE_NOISE3 instruction in fragment shaders.

OPCODE_NOISE4 coming later.

mesa: Fix compiler warnings on Windows.

cherry-picked subset of a77976d2ee578d0483c64f2aa41719bbae9c1c97

mesa: fix a GLSL array indexing codegen bug

Expressions like array[i] + array[j] didn't work properly before.

mesa: remove extra \n from printf string

mesa: add Initialized field to gl_uniform struct, for debugging purposes only

added glsl/skinning.c test to test matrix blending/weighting

mesa: fix float-valued GLSL vertex attribute variables

The swizzle mask for such variables wasn't set up properly.

print err msg if unable to open shader file

remove old debug glFlush/Finish calls from demos

i965: Clean up stale NDC comment.

i965: Avoid vs header computation for negative rhw on G4X.

This cuts one MOV out when setting a zero header.

i965: Merge GM45 into the G4X chipset define.

The mobile and desktop chipsets are the same, and having them separate is
more typing and more chances to screw up.

i965: Fix copy'n'paste issue that made brw->urb.constrained useless.

Also, add a comment explaining what brw->urb.constrained tries to do.

mesa: silence warnings

mesa: do scope replacement for while/for loops too

This fixes a function inlining bug involving vars declared inside loop bodies.

mesa: glsl tree print improvements

mesa: fix assignment / parameter passing of sampler types

mesa: additional debug flags for glsl debug/disassembly

Fix for 58dc8b7: dest regions must not use HorzStride 0 in ExecSize 1

Quoting section 11.3.10, paragraph 10.2 of the 965PRM:

10.2.  If ExecSize is 1, dst.HorzStride must not be 0. Note that this is
relaxed from rule 10.1.2. Also note that this rule for destination
horizontal stride is different from that for source as stated in
rule #7.

GM45 gets very angry when rule 10.2 is violated.

Patch 58dc8b7 (i965: support destination horiz strides in align1 access mode)
added support for additional horizontal strides in the ExecSize 1 case, but
failed to notice that mesa occasionally re-purposes a register as a
temporary destination, even though it was constructed as a repeating source
with HorzStride = 0.

While, ideally, we should probably fix the code using these register
specifications, this patch simply rewrites them to use HorzStride 1 as the
pre-58dc8b7 code did.

Signed-off-by: Keith Packard <keithp@keithp.com>

mesa: fix some bugs with precision qualifier parsing

mesa: do scope replacement for variable initializers too