intel: rework cmd buffer management

Hopefully the new code is easier to follow and more robust.

intel: rename ptr_opaque to ptr

It is void * and is opqaue already.

intel: make cmd writers an array

Replace batch, state, and kernel writers by an array of writers.

intel: improve XGL_PIPELINE_IA_STATE_CREATE_INFO handling

Make intel_pipeline smaller, and handle disableVertexReuse and
XGL_TOPOLOGY_PATCH.

intel: remove urb_read_length and max_*_threads

Effectively revert 39e0021034175dd982ddce3764280b44e4545968 and
073e83cebec17d1774675960306be4022b2a4136, and redo
3d72e8ca3660ab372a27a7662db7d47b48fb6817

intel: really rename pipeline_rmap.c to pipeline_shader.c

This commit was lost when I switched from an internal repo to github.

intel: rename rmap to pipeline rmap

For consistency.

intel: shorten shader stage names

Use tcs, tes, and cs for tess control, tess eval, and compute.

intel: rename intel_pipe_shader to intel_pipeline_shader

It is initialized from XGL_PIPELINE_SHADER, and we already use intel_pipeline
for XGL_PIPELINE.

intel: intel_pipeline should not have XGL_PIPELINE_SHADER

They may have a shorter lifespan.

intel: clean up pipeline shader building a bit

intel: make all rmap functions static

intel: move shader building/tearing to pipeline_shader.c

intel: cs is a part of XGL_COMPUTE_PIPELINE_CREATE_INFO

We probably want to separate graphics and compute pipeline create info at some
point.

intel: remove gpu from intel_pipeline_create_info

Make it flattened XGL_GRAPHICS_PIPELINE_CREATE_INFO proper.

intel: rename pipeline builder to pipeline create info

It is flattened XGL_GRAPHICS_PIPELINE_CREATE_INFO after all.

Revert "intel: rename intel_pipe_shader to intel_pipeline_shader"

This reverts commit e47bf243b60c7195736ff86627a9f2a21d0e8104.  Wrong branch
pushed.

Revert "intel: rename pipeline_rmap.c to pipeline_shader.c"

This reverts commit 89de5d0c16558454f3f2f5f24fb096574845bb82.  Wrong branch
pushed.

intel: rename pipeline_rmap.c to pipeline_shader.c

intel: rename intel_pipe_shader to intel_pipeline_shader

It is initialized from XGL_PIPELINE_SHADER, and we already use intel_pipeline
for XGL_PIPELINE.

intel: remove unused pipeline defines

update copyright information

To my best knowledge.

xgl: Add build instructions

xgl: Add project readme

tests: clean up use of Image object to fix SEGV

tests: Convert render_test to use XglImage class

tests: Add CreateImage method to Device class

tests: Add image class

Add class that test can use to manipulate images in XGL.

tests: Use full include path for gtest

For some reason, QtCreator doesn't like the include "gtest/gtest.h"
it just won't do symbol lookup.

render_test: Add OpenGL display engine

tests: Add simple OpenGL helper to display XGL images

intel: Now emit 3DSTATE_VS command

intel: copy shader state to shader_pipeline for safe keeping

Need to copy shader information into intel_pipe_shader
as the original shader object may be destroyed by the app.

intel: Add shader resource urb_read_offset

The urb_read_offset is used by 3DSTATE_VS.
Right now just set it to "safe" default value.

intel: Add platform gpu thread limits

Set max number of threads for Sandybridge, Ivybridge and Haswell
and their various gt configurations.

add a top-level .gitignore

intel: remove more unused fields from intel_pipeline

intel: implement intelCmd*{Event,Timestamp}()

According to the kernel (not the PRMs), MI_STORE_REGISTER_MEM should be able
to read 64-bits once.  Need to confirm and rely on that.

intel: rename cmd_query.c to cmd_mi.c

For commands that use MI_*, such as queries, timestamp, and etc.

intel: add helpers for GEN6_PIPE_CONTROL_WRITE_*

intel: extend gen6_PIPE_CONTROL()

To enable GEN6_PIPE_CONTROL_WRITE_IMM.

intel: implement intelGetMultiGpuCompatibility()

Based on imagining two physical Intel CPUs in a single system.

intel: limit INTEL_RELOC_GGTT to GEN6

Only need it on GEN6.

intel: fix max entries of 3DSTATE_URB_VS on Haswell GT2+

render_tests: use built-in kernels

They are commentted.

render_tests: no culling

intel: set urb_grf_start for our magic shaders

render_tests: query and test XGL_PIPELINE_STATISTICS_DATA

render_tests: add functions to create query pools

intel: fix pipeline stats querying

intel: implement intelCmd*Query()

intel: careful with the flags in cmd_batch_flush()

The same comment appears three times.  Need refactoring.

intel: include obj.h in mem.h

For intel_base.

intel: fix CLIP_VIEWPORT

Floats were converted to integers.

intel: honor image tiling request

intel: correct non-MSAA sample position

intel: emit 3DSTATE_CLIP

intel: export viewport count in intel_viewport_state

intel: emit 3DSTATE_SF and 3DSTATE_SBE

It looks like 3DSTATE_SBE could be moved to PSO.

intel: vs output count should be 2

VUE header and position.

intel: add 3DSTATE_VERTEX_ELEMENTS to INTEL_PSO_CMD_ENTRIES

intel: emit 3DSTATE_WM and 3DSTATE_PS

intel: export more shader info

Needed for 3DSTATE_WM and 3DSTATE_PS.

intel: add sample_count to intel_msaa_state

intel: reserve space for PSO

intel: emit 3DSTATE_VERTEX_ELEMENT

intel: set unused states to zero

Set unused BINDING_TABLE and SAMPLER_STATE pointers to zero.  Not sure if this
is necessary.

intel: document the commands in PSO

intel: give WAs some sanity

Give WAs descriptive names and document them in cmd.h.

As a future improvement, when

 INTEL_CMD_WA_GEN7_POST_COMMAND_CS_STALL
 INTEL_CMD_WA_GEN7_POST_COMMAND_DEPTH_STALL

are both set, it is possible to combine them into a PIPE_CONTROL.

intel: gen7_3DSTATE_GS is GEN7+ only

intel: remove unused members in intel_pipe_shader

This reverts 650983f049d782449b3b693da9eb5761c25dcb47 and more effectively.

The plan seems to be to emit 3DSTATE_GS and the like from cmd_pipeline.c,
without PSO doing any work.  Then intel_shader_cso should not exist, because
its purpose is for PSO to have partially initialized 3DSTATE_GS and
etc.

gen7_emit_3DSTATE_GS() is actually doing nothing because it uses
intel_shader_cso and nobody sets up intel_shader_cso.  Make it clear it does
nothing.

intel: allow INTEL_DEBUG to override device ID

INTEL_DEBUG=0x<DEVID> overrides the device id to <DEVID>.  It implies
INTEL_DEBUG=nohw for security reasons.

intel: remove PCB and binding table pointer setup from PSO

Broken code, wrong place.

intel: fix assertion failures on Haswell

icd: remove generated icd-dispatch-table.h

Added by accident in 814cd2969bc42056edebd733f55f06ebf1d2358f.

intel: Add DS, TE and HS commands

intel: Emit GS state

intel: Add const_alloc state to pipeline

intel: Add shader fields needed by pipeline.

intel: Add more platform limits for shader structs

intel: Set WA flags needed for pipeline state

intel: remove unused elements

intel: track current cmd buffer shader info

Added intel_cmd_shader structs for each of the shader types
so that we know the offsets to each shader kernel.

intel: Move WA flags to pipeline.h

The pipeline now flags what workarounds needed to be emitted
just before and just after the pipeline state is transferred
to the command buffer BO.

intel: Use single PSO command buffer

intel: emit 3DSTATE_URB_*

The commands are stored in pipeline->cmd_urb_alloc at pipeline creation time,
and copied to intel_cmd when the pipeline is bound.  Once our pipeline is more
complete, we will decide if we want multiple pipeline->cmd_*, or a single
pipeline->cmd.

intel: export GT in intel_gpu

intel: reject other GENS when INTEL_GEN_SPECIALIZED is defined

intel: remove some unused fields from intel_pipeline

intel: pCode is not a intel_shader

intel: refactor intelCreateGraphicsPipeline()

Break it down into

 pipeline_shader()
 builder_validate()
 builder_build()
 builder_init()
 graphics_pipeline_create()

One big difference is that the chain of create info is broken and stored in
flat intel_pipeline_builder.  It is impossible to do any real work with the
chain.

intel: remove dummy pipeline_get_info()

intel: add some intel_ir info

Just the beginning.  More will be needed.

render_tests: set BIL generator magic as a hack

When the generator magic is 'w', the kernel does

  void main() {
     gl_FragColor = vec4(1.0, 0.0, 0.0, 1.0);
  }

When the generator magic is 'v', the kernel does

  void main() {
     vec2 vertices[3] = {
        vec2(-1.0, -1.0),
        vec2( 1.0, -1.0),
        vec2( 0.0,  1.0)
     };
     gl_Position = vec4(vertices[gl_VertexID % 3], 0.0, 1.0);
  }

intel: clean up intel_shader

Refactor intelCreateShader() to call shader_create() and shader_parse_bil().
Add intel_ir, which just holds the kernel for now.

icd: rename and prefix shader_il.h

Rename shader_il.h to icd-bil.h, and make it more C compatible.  Prefix
everything with icd_.

intel: fix and clean up shader cache

intel_cmd_bind is zeroed in cmd_reset().  cmd->bind.shaderCache.shaderList
needs to be freed in cmd_reset(), and cmd_clear_shader_cache() becomes
unnecessary.

cmd->bind.shaderCache.shaderList is an array of intel_cmd_shader, yet the
memory allocated is for an array of intel_shader.  Fix it, and delay the
allocation to emit_shader(), which also takes care of XGL_ERROR_OUT_OF_MEMORY.
Rename shaderList to shaderArray and size to count for clarify.

Do not unconstify things because intel_cmd_shader failed to consitify pointers
in it.

intel: need only one WA flag so far

We need GEN6_WA_POST_SYNC_FLUSH because we emit the workaround in multiple
places, while we only want the flush to show up in the batch buffer once.  It
is different from the other two workarounds.

intel: Add command buffer shader cache

The command buffer shader cache accumulates all the shader kernels
for a particular command buffer. It also checks that it includes a
shader only once.

intel: Fix bug in create color blend state