Merge branch 'origin'

FreeBSD: Fix the recently added drawable add/remove/update code.

Add a test for drawable add, remove, and update.

Fix the getclient test (Need this feature for future tests).

Add some trivial regression tests, one of which fails.

Add current BSD stuff to .gitignore.

nouveau/nv50: get non-default push buffer sizes working.

Add dry-coded DRM drawable private information storage for FreeBSD.

With this, all modules build again.

nouveau: Make nouveau_wait_for_idle() read PTIMER.

Following my nv28 kmmio dumps, nouveau_wait_for_idle() is modified to
read PTIMER and NV03_PMC_ENABLE. Also a timeout based on PTIMER value is
added, so wait_for_idle() cannot stall indefinitely (unless PTIMER is
halted). The timeout was selected as 1 giga-ticks, which for me is 1s.

nouveau: Add read() method to Engine.timer.

This is not called from anywhere, yet.

nouveau: Add bitfield names for NSOURCE and NSTATUS.

Name strings and pretty-printing in nouveau_graph_dump_trap_info().

nouveau: Replace 0x00400104 and 0x00400108 with names.

NV03_PGRAPH_NSTATUS and NV03_PGRAPH_NSOURCE.
The prefix NV03 is chosen because nv10reg.h had no versioned prefix,
and the code using these registers does not check card_type.

Fix via dmablit when blit queue is full.
Fix by Simon Farnsworth, Bugzilla Bug #11542
http://bugs.freedesktop.org/show_bug.cgi?id=11542

fix some missing whitespace/tab

drm: idr stuff is upstream for 2.6.23

drm: remove drm_u64_t, replace with uint64_t everwhere

This might break something, stdint.h inclusion in drm.h maybe required
but I'm not sure yet what platforms have it what ones don't.

drm_context: fix braino

nouveau: Destroy PGRAPH context table on PGRAPH takedown

nouveau: G8x PCIEGART

Actually a NV04-NV50 ttm backend for both PCI and PCIEGART, but PCIGART
support for G8X using the current mm has been hacked on top of it.

Correct errors in the usage of pci_map_page.

With these changes the driver no longer instantly hard-locks a 6600LE
on a PowerPC G5.  I haven't tested any 3D apps yet.

Fix FreeBSD build.

drm: fixup old kernel compat code

drm: fixup compat wrappers

drm: remove internal sman typedef

drm: remove drm_ref_t

drm: remove drm_buf_t

drm: detypedef ttm/bo/fence code

drm: remove hashtab/sman and object typedefs

drm: remove drmP.h internal typedefs

drm: remove ttm userspace typedefs

drm: detypedef drm.h and fixup all problems

drm: fix typedef in drm_os_linux.h

drm: remove typedefs in drm.h to their own section

Merge branch 'drm-ttm-cleanup-branch'

nouveau: nv10 and nv11/15 are different

applied patch from Ian Romanick fixing PCI DMA object creation code

Merge commit 'public/master'

now attempting to create PCI object only when there is a pci_heap

now attempting to create PCI object only when there is a pci_heap

nouveau: nuke internal typedefs, and drm_device_t use.

nouveau: unbreak AGP

nouveau: mem_alloc() returns offsets, not absolute addresses now.

nouveau: nuke left over debug message

nouveau: separate region_offset into map_handle and offset.

fixed object creation code to not Oops on 64bits, worked around memalloc not working on 64bit for PCIGART

NV50 will not attempt to use PCIGART now

fixed bug that prevented PCIE cards from actually using PCIGART - NV50 will probably still have a problem

nouveau/nv50: G80 fixes.

Again, no hardware, so no idea if it'll even work yet.  I understand how
the PRAMIN setup works now, un-hardcoding stuff will come "RealSoonNow(tm)".

nouveau: Some checks on userspace object handles.

Merge branch 'master' into cleanup

Conflicts:

libdrm/xf86drm.c
linux-core/drm_bo.c
linux-core/drm_fence.c

Added support for PCIGART for PCI(E) cards. Bumped DRM interface patchlevel.

Made drm_sg_alloc accessible from inside the DRM - drm_sg_alloc_ioctl is the ioctl wrapper

nouveau: Allocate mappable VRAM for notifiers..

nouveau: Don't be so strict on <NV50

nouveau: Avoid oops

Turns out lastclose() gets called even if firstopen() has never been...

nouveau/nv50: Initial channel/object support

Should be OK on G84 for a single channel, multiple channels *almost* work.

Untested on G80.

nouveau: enable reporting for all PFIFO/PGRAPH irqs

nouveau: rewrite gpu object code

Allows multiple references to a single object, needed to support PCI(E)GART
scatter-gather DMA objects which would quickly fill PRAMIN if each channel
had its own.

Handle per-channel private instmem areas.  This is needed to support NV50,
but might be something we want to do on earlier chipsets at some point?

Everything that touches PRAMIN is a GPU object.

Use idr_replace trick to eliminate struct drm_ctx_sarea_list.

Don't take dev->struct_mutex twice in drm_setsareactx.

One more spinlock initializer cleanup.

Simplification for previous commit.

Dave Airlie pointed out on IRC that idr_replace lets us know if the ID hasn't
been allocated, so we don't need a special pointer value for allocated IDs that
don't have valid information yet.

Restore pre-idr semantics for drawable information.

There's a difference between a drawable ID not having valid drawable
information and not being allocated at all. Not making the distinction would
break i915 DRM swap scheduling with older X servers that don't push drawable
cliprect information to the DRM.

Fix must-check warnings and implement a few error paths.

Drop drm_drawable_list and add drm_drawable_info directly to the idr.

Avoid hitting BUG() for kernel-only fence objects.

Fence object reference / dereference cleanup.

Buffer object dereference cleanup.
Add a struct drm_device member to fence objects:
This can simplify code, particularly in drivers.

nouveau: small RAMFC cleanups

nouveau: Hack around possible Xv blit adaptor breakage

nouveau/nv10: Fix earlier NV1x chips

Can't use nv04 code for them, since an extra field was inserted into
RAMFC after DMA_PUT/GET.

nouveau: never touch PRAMIN with NV_WRITE, cleanup RAMHT code a bit

nouveau: simplify PRAMIN access

nouveau: name some regs

nouveau/nv50: skeletal backend

nouveau: Nuke DMA_OBJECT_INIT ioctl (bumps interface to 0.0.7)

For various reasons, this ioctl was a bad idea.

At channel creation we now automatically create DMA objects covering
available VRAM and GART memory, where the client used to do this themselves.

However, there is still a need to be able to create DMA objects pointing at
specific areas of memory (ie. notifiers).  Each channel is now allocated a
small amount of memory from which a client can suballocate things (such as
notifiers), and have a DMA object created which covers the suballocated area.
The NOTIFIER_ALLOC ioctl exposes this functionality.

nouveau/nv04: Set NV_PFIFO_CACHE1_PUSH1 correctly + small tweaks

More 64-bit padding.

Add support SiS based XGI chips to SiS DRM.

nouveau: NV49/NV4B PGRAPH setup from jb17bsome and stephan_2303

nouveau: kill some dead code

nouveau: NV04/NV10/NV20 PGRAPH engtab functions

NV04/NV10 load_context()/save_context() are stubs.  I don't know enough about
how they work to implement them sanely.  The "old" context_switch() code
remains hooked up, so it shouldn't break anything.

NV20 will probably break if load_context() works.  No inital context values
are filled in, so when the first channel is created PGRAPH will probably end
up having its state zeroed.  Some setup from nv20_graph_init() will probably
need to be moved to the per-channel context setup.

nouveau: NV3X PGRAPH engtab functions

nouveau: NV1X/2X/3X PFIFO engtab functions

Earlier NV1X chips use the NV04 code, see previous commits about NV10 RAMFC
entry size.

nouveau: NV04 PFIFO engtab functions

nouveau: NV4X PGRAPH engtab functions

nouveau: NV4X PFIFO engtab functions

nouveau: split PFIFO/PGRAPH context creation

nouveau: (mostly) hook up put_base again

nouveau: prototype PFIFO/PGRAPH engtab API

nouveau: rename engtab functions

radeon: Acknowledge all interrupts we're interested in.

Failure to do so was probably the root cause of fd.o bug 11287.

r300: Synchronized the register defines file; documentation changes.

r300: Allow writes to R300_VAP_PVS_WAITIDLE.

r300: Registers 0x2220-0x2230 are known as R300_VAP_CLIP_X_0-R300_VAP_CLIP_Y_1.

r300: Synchronized the register defines file again.

fix radeon setparam on 32/64 systems, harder.

    Commit 9b01bd5b284bbf519b726b39f1352023cb5e9e69 introduced a
    compat_ioctl handler for RADEON_SETPARAM, the sole purpose of which was
    to handle the fact that on i386, alignof(uint64_t)==4.

    Unfortunately, this handler was installed for _all_ 64-bit
    architectures, instead of only x86_64 and ia64.  And thus it breaks
    32-bit compatibility on every other arch, where 64-bit integers are
    aligned to 8 bytes in 32-bit mode just the same as in 64-bit mode.

    Arnd has a cunning plan to use 'compat_u64' with appropriate alignment
    attributes according to the 32-bit ABI, but for now let's just make the
    compat_radeon_cp_setparam routine entirely disappear on 64-bit machines
    whose 32-bit compat support isn't for i386.  It would be a no-op with
    compat_u64 anyway.

Signed-off-by: David Woodhouse <dwmw2@infradead.org>

i915: Fix handling of breadcrumb counter wraparounds.

Fix i915 sequence mask.

Indentation fixes.

Fix refcounting / lock race.

Reported by Steve Wilkins / Michel Dänzer.