nouveau: Allocate mappable VRAM for notifiers..

nouveau: Don't be so strict on <NV50

nouveau: Avoid oops

Turns out lastclose() gets called even if firstopen() has never been...

nouveau/nv50: Initial channel/object support

Should be OK on G84 for a single channel, multiple channels *almost* work.

Untested on G80.

nouveau: enable reporting for all PFIFO/PGRAPH irqs

nouveau: rewrite gpu object code

Allows multiple references to a single object, needed to support PCI(E)GART
scatter-gather DMA objects which would quickly fill PRAMIN if each channel
had its own.

Handle per-channel private instmem areas.  This is needed to support NV50,
but might be something we want to do on earlier chipsets at some point?

Everything that touches PRAMIN is a GPU object.

Use idr_replace trick to eliminate struct drm_ctx_sarea_list.

Don't take dev->struct_mutex twice in drm_setsareactx.

One more spinlock initializer cleanup.

Simplification for previous commit.

Dave Airlie pointed out on IRC that idr_replace lets us know if the ID hasn't
been allocated, so we don't need a special pointer value for allocated IDs that
don't have valid information yet.

Restore pre-idr semantics for drawable information.

There's a difference between a drawable ID not having valid drawable
information and not being allocated at all. Not making the distinction would
break i915 DRM swap scheduling with older X servers that don't push drawable
cliprect information to the DRM.

Fix must-check warnings and implement a few error paths.

Drop drm_drawable_list and add drm_drawable_info directly to the idr.

Avoid hitting BUG() for kernel-only fence objects.

Fence object reference / dereference cleanup.

Buffer object dereference cleanup.
Add a struct drm_device member to fence objects:
This can simplify code, particularly in drivers.

nouveau: small RAMFC cleanups

nouveau: Hack around possible Xv blit adaptor breakage

nouveau/nv10: Fix earlier NV1x chips

Can't use nv04 code for them, since an extra field was inserted into
RAMFC after DMA_PUT/GET.

nouveau: never touch PRAMIN with NV_WRITE, cleanup RAMHT code a bit

nouveau: simplify PRAMIN access

nouveau: name some regs

nouveau/nv50: skeletal backend

nouveau: Nuke DMA_OBJECT_INIT ioctl (bumps interface to 0.0.7)

For various reasons, this ioctl was a bad idea.

At channel creation we now automatically create DMA objects covering
available VRAM and GART memory, where the client used to do this themselves.

However, there is still a need to be able to create DMA objects pointing at
specific areas of memory (ie. notifiers).  Each channel is now allocated a
small amount of memory from which a client can suballocate things (such as
notifiers), and have a DMA object created which covers the suballocated area.
The NOTIFIER_ALLOC ioctl exposes this functionality.

nouveau/nv04: Set NV_PFIFO_CACHE1_PUSH1 correctly + small tweaks

Add support SiS based XGI chips to SiS DRM.

nouveau: NV49/NV4B PGRAPH setup from jb17bsome and stephan_2303

nouveau: kill some dead code

nouveau: NV04/NV10/NV20 PGRAPH engtab functions

NV04/NV10 load_context()/save_context() are stubs.  I don't know enough about
how they work to implement them sanely.  The "old" context_switch() code
remains hooked up, so it shouldn't break anything.

NV20 will probably break if load_context() works.  No inital context values
are filled in, so when the first channel is created PGRAPH will probably end
up having its state zeroed.  Some setup from nv20_graph_init() will probably
need to be moved to the per-channel context setup.

nouveau: NV3X PGRAPH engtab functions

nouveau: NV1X/2X/3X PFIFO engtab functions

Earlier NV1X chips use the NV04 code, see previous commits about NV10 RAMFC
entry size.

nouveau: NV04 PFIFO engtab functions

nouveau: NV4X PGRAPH engtab functions

nouveau: NV4X PFIFO engtab functions

nouveau: split PFIFO/PGRAPH context creation

nouveau: (mostly) hook up put_base again

nouveau: prototype PFIFO/PGRAPH engtab API

nouveau: rename engtab functions

radeon: Acknowledge all interrupts we're interested in.

Failure to do so was probably the root cause of fd.o bug 11287.

r300: Synchronized the register defines file; documentation changes.

r300: Allow writes to R300_VAP_PVS_WAITIDLE.

r300: Registers 0x2220-0x2230 are known as R300_VAP_CLIP_X_0-R300_VAP_CLIP_Y_1.

r300: Synchronized the register defines file again.

fix radeon setparam on 32/64 systems, harder.

    Commit 9b01bd5b284bbf519b726b39f1352023cb5e9e69 introduced a
    compat_ioctl handler for RADEON_SETPARAM, the sole purpose of which was
    to handle the fact that on i386, alignof(uint64_t)==4.

    Unfortunately, this handler was installed for _all_ 64-bit
    architectures, instead of only x86_64 and ia64.  And thus it breaks
    32-bit compatibility on every other arch, where 64-bit integers are
    aligned to 8 bytes in 32-bit mode just the same as in 64-bit mode.

    Arnd has a cunning plan to use 'compat_u64' with appropriate alignment
    attributes according to the 32-bit ABI, but for now let's just make the
    compat_radeon_cp_setparam routine entirely disappear on 64-bit machines
    whose 32-bit compat support isn't for i386.  It would be a no-op with
    compat_u64 anyway.

Signed-off-by: David Woodhouse <dwmw2@infradead.org>

i915: Fix handling of breadcrumb counter wraparounds.

Fix i915 sequence mask.

Indentation fixes.

Fix refcounting / lock race.

Reported by Steve Wilkins / Michel Dänzer.

Locking fixes and instrumentation.

Fix drmMMUnlock / drmMMLock return values.

Make sure we read fence->signaled while spinlocked.

Fix fence object deref race.

use krh's idr mods to remove lists from idr code

r300: Added the CP maximum fetch size and ring rptr update variables.

oops must fix this properly at some point

drm: fix radeon setparam alignment issues on 32/64-bit

r300: Small correction to the previous commit.

r300: Document more of the RADEON_RBBM_STATUS register.

Add support for the G33, Q33, and Q35 chipsets.

These require that the status page be referenced by a pointer in GTT, rather
than phsyical memory.  So, we have the X Server allocate that memory and tell
us the address, instead.

remove include of linux ioctl32.h from drm drivers

nouveau: fix RAMHT wrapping

radeon: refine irq acking for vbl on crtc 2

Revert "drm: add new drm_wait_on function to replace macro"

This reverts commit 6e860d08d0f5b1e9a2d711aaf9fd6b982aa8039e.

As I said not a good plan - this macro will have to stay for now,
trying to do the vbl code with the inline was a bit messy - may need specialised
drm wait on functions

Revert "move i915 to new drm_wait_on function"

This reverts commit feb68037784ac09e333a321d294fdb2d8c57a4c8.

This was a bad idea, the macro is actually a bit harder to convert
to a static for the other use cases

radeon: add support for vblank on crtc2

This add support for CRTC2 vblank on radeon similiar to the i915 support

drm: fixup initialisation of list heads and idr

i915: Add support for 945GME chip

i915: Add support for 965GME/GLE chip.

Update a bunch of FreeBSD port code.

Tested on r200/r300.  i915 updates still remain to be done.

reformatting, clean-ups

Clean-ups and reformatting.

Use 4-space indentation consistently.
Replace occurances of:
if (cond) code;
with:
if (cond)
code;
to facilitate putting breakpoints on code.

drm: move context handling code to use linux idr

drm: convert drawable handling to use Linux idr

This cleans this code up a lot and uses the generic Linux idr which is
designed for this.

Signed-off-by: Dave Airlie <airlied@linux.ie>

drm: spinlock initializer cleanup

drm: make sure the drawable code doesn't call malloc(0).

Signed-off-by: Michel Dänzer <michel@tungstengraphics.com>
Signed-off-by: Dave Airlie <airlied@linux.ie>

radeon: add other IGP chipsets

Revert "drm/ttm: cleanup mm_ioctl ioctls to be separate ioctls."

This reverts commit 3fdef0dc2000308b16907b95f637c60acde80a74.

ditto not on master yet

Revert "drm/ttm: cleanup most of fence ioctl split out"

This reverts commit 3dfc1400e9fc58c69292d7cf7c2e1653fa5e6991.

this shouldn't have gone on master yet

whitespace fixups from kernel

ati_pcigart: cut to 80 chars

drm/ttm: cleanup most of fence ioctl split out

drm/ttm: cleanup mm_ioctl ioctls to be separate ioctls.

This is the first bunch of ioctls

drm: cleanup use of Linux list handling macros

This makes the drms use of the list handling macros a lot cleaner
and more along the lines of how they should be used.

nouveau: don't build the module by default

r300: Added my comments into r300_reg.h.

r300: Synchronized R300 register defines file.

Just moved the indent control comments so that indent doesn't try to change
anything.

nouveau : nv10 graph move clipping value to per channel init

nouveau : nv10 graph clipping values were forgoten in ddx to drm commit

Allow vblank interrupts to remain disabled across VT switch.

i915_driver_irq_postinstall was forcing vblank interrupts to pipe A when
called with vblank interrupts disabled. This caused vblank interrupts to be
accidentally re-enabled when VT switching the X server. Instead, start the
driver with vblank interrupts enabled on pipe A to support older X servers,
but then leave control over the state to the X server if it is able to do so.

r300: Synchronized R300 register defines file.

r300: Synchronized R300 register defines file.

nouveau : fix fifo context size for nv10

libdrm: fix typo on ttm fence interface

s/OJBECTS/OBJECTS/

r300: Synchronize the register file from Mesa.

r300: Use the defined names for known registers.

drm: remove unused define DRM_HAS_TTM

Fix buffer object list freeing.

Fix userspace ABI breakage from 3c384a9ad5f964709a237cfe035ea5d6df2da5fa.

radeon: Don't mess up page flipping when a file descriptor is closed.

There can still be other contexts that may use page flipping later on, so don't
just unilaterally 'clean it up', which could lead to the wrong page being
displayed, e.g. when running 3D apps with a GLX compositing manager such as
compiz using page flipping.

move i915 to new drm_wait_on function