From: Masahiro Yamada <yamada.masahiro@socionext.com>
Date: Wed, 10 Jul 2019 11:07:35 +0000 (+0900)
Subject: clk: uniphier: add EMMC clock for LD11, LD20, and PXs3
X-Git-Tag: v2019.10-rc1~34^2~15
X-Git-Url: http://review.tizen.org/git/?a=commitdiff_plain;h=9a2f0e5ccd8749e9cdb27c4f4edf07dd44ff36b7;p=platform%2Fkernel%2Fu-boot.git

clk: uniphier: add EMMC clock for LD11, LD20, and PXs3

I also added comments for NAND clocks.

Signed-off-by: Masahiro Yamada <yamada.masahiro@socionext.com>
---

diff --git a/drivers/clk/uniphier/clk-uniphier-sys.c b/drivers/clk/uniphier/clk-uniphier-sys.c
index 487b43e..c627a4b 100644
--- a/drivers/clk/uniphier/clk-uniphier-sys.c
+++ b/drivers/clk/uniphier/clk-uniphier-sys.c
@@ -18,8 +18,8 @@ const struct uniphier_clk_data uniphier_pxs2_sys_clk_data[] = {
 #if defined(CONFIG_ARCH_UNIPHIER_LD4) || defined(CONFIG_ARCH_UNIPHIER_SLD8) ||\
     defined(CONFIG_ARCH_UNIPHIER_PRO4) || defined(CONFIG_ARCH_UNIPHIER_PRO5) ||\
     defined(CONFIG_ARCH_UNIPHIER_PXS2) || defined(CONFIG_ARCH_UNIPHIER_LD6B)
-	UNIPHIER_LD4_SYS_CLK_NAND(2),
-	UNIPHIER_CLK_RATE(3, 200000000),
+	UNIPHIER_LD4_SYS_CLK_NAND(2),			/* nand */
+	UNIPHIER_CLK_RATE(3, 200000000),		/* nand-4x */
 	UNIPHIER_CLK_GATE_SIMPLE(6, 0x2104, 12),	/* ether (Pro4, PXs2) */
 	UNIPHIER_CLK_GATE_SIMPLE(7, 0x2104, 5),		/* ether-gb (Pro4) */
 	UNIPHIER_CLK_GATE_SIMPLE(8, 0x2104, 10),	/* stdmac */
@@ -35,8 +35,9 @@ const struct uniphier_clk_data uniphier_pxs2_sys_clk_data[] = {
 
 const struct uniphier_clk_data uniphier_ld20_sys_clk_data[] = {
 #if defined(CONFIG_ARCH_UNIPHIER_LD11) || defined(CONFIG_ARCH_UNIPHIER_LD20)
-	UNIPHIER_LD11_SYS_CLK_NAND(2),
-	UNIPHIER_CLK_RATE(3, 200000000),
+	UNIPHIER_LD11_SYS_CLK_NAND(2),			/* nand */
+	UNIPHIER_CLK_RATE(3, 200000000),		/* nand-4x */
+	UNIPHIER_CLK_GATE_SIMPLE(4, 0x210c, 2),		/* emmc */
 	UNIPHIER_CLK_GATE_SIMPLE(6, 0x210c, 6),		/* ether */
 	UNIPHIER_CLK_GATE_SIMPLE(8, 0x210c, 8),		/* stdmac */
 	UNIPHIER_CLK_GATE_SIMPLE(14, 0x210c, 14),	/* usb30 (LD20) */
@@ -48,8 +49,9 @@ const struct uniphier_clk_data uniphier_ld20_sys_clk_data[] = {
 
 const struct uniphier_clk_data uniphier_pxs3_sys_clk_data[] = {
 #if defined(CONFIG_ARCH_UNIPHIER_PXS3)
-	UNIPHIER_LD11_SYS_CLK_NAND(2),
-	UNIPHIER_CLK_RATE(3, 200000000),
+	UNIPHIER_LD11_SYS_CLK_NAND(2),			/* nand */
+	UNIPHIER_CLK_RATE(3, 200000000),		/* nand-4x */
+	UNIPHIER_CLK_GATE_SIMPLE(4, 0x210c, 2),		/* emmc */
 	UNIPHIER_CLK_GATE_SIMPLE(6, 0x210c, 9),		/* ether0 */
 	UNIPHIER_CLK_GATE_SIMPLE(7, 0x210c, 10),	/* ether1 */
 	UNIPHIER_CLK_GATE_SIMPLE(12, 0x210c, 4),	/* usb30 (gio0) */