Clean up usage of icache_disable/dcache_disable
authorKumar Gala <galak@kernel.crashing.org>
Fri, 15 Aug 2008 13:24:32 +0000 (08:24 -0500)
committerWolfgang Denk <wd@denx.de>
Mon, 18 Aug 2008 22:57:28 +0000 (00:57 +0200)
There is no point in disabling the icache on 7xx/74xx/86xx parts and not
also flushing the icache.  All callers of invalidate_l1_instruction_cache()
call icache_disable() right after.  Make it so icache_disable() calls
invalidate_l1_instruction_cache() for us.

Also, dcache_disable() already calls dcache_flush() so there is no point
in the explicit calls of dcache_flush().

Signed-off-by: Kumar Gala <galak@kernel.crashing.org>
board/Marvell/db64360/db64360.c
board/Marvell/db64460/db64460.c
board/esd/cpci750/cpci750.c
board/freescale/mpc7448hpc2/mpc7448hpc2.c
board/prodrive/p3mx/p3mx.c
common/cmd_bootm.c
cpu/74xx_7xx/cache.S
cpu/mpc86xx/cache.S

index a2ab2d7..2a810a6 100644 (file)
@@ -51,9 +51,6 @@
 #define DP(x)
 #endif
 
-extern void flush_data_cache (void);
-extern void invalidate_l1_instruction_cache (void);
-
 /* ------------------------------------------------------------------------- */
 
 /* this is the current GT register space location */
@@ -930,7 +927,5 @@ void board_prebootm_init ()
        my_remap_gt_regs_bootm (CFG_GT_REGS, BRIDGE_REG_BASE_BOOTM);
 
        icache_disable ();
-       invalidate_l1_instruction_cache ();
-       flush_data_cache ();
        dcache_disable ();
 }
index a4abf8d..1ae898d 100644 (file)
@@ -51,9 +51,6 @@
 #define DP(x)
 #endif
 
-extern void flush_data_cache (void);
-extern void invalidate_l1_instruction_cache (void);
-
 /* ------------------------------------------------------------------------- */
 
 /* this is the current GT register space location */
@@ -930,7 +927,5 @@ void board_prebootm_init ()
        my_remap_gt_regs_bootm (CFG_GT_REGS, BRIDGE_REG_BASE_BOOTM);
 
        icache_disable ();
-       invalidate_l1_instruction_cache ();
-       flush_data_cache ();
        dcache_disable ();
 }
index 298aa6a..5ab76c6 100644 (file)
@@ -120,8 +120,6 @@ static char show_config_tab[][15] = {{"PCI0DLL_2     "},  /* 31 */
                                     {"DRAMPLL_NDiv_1"},  /* 01 */
                                     {"DRAMPLL_NDiv_0"}}; /* 00 */
 
-extern void flush_data_cache (void);
-extern void invalidate_l1_instruction_cache (void);
 extern flash_info_t flash_info[];
 
 /* ------------------------------------------------------------------------- */
@@ -961,8 +959,6 @@ void board_prebootm_init ()
        my_remap_gt_regs_bootm (CFG_GT_REGS, CFG_DFL_GT_REGS);
 
        icache_disable ();
-       invalidate_l1_instruction_cache ();
-       flush_data_cache ();
        dcache_disable ();
 }
 
index b3d83cc..6f74c31 100644 (file)
@@ -37,8 +37,6 @@
 
 DECLARE_GLOBAL_DATA_PTR;
 
-extern void flush_data_cache (void);
-extern void invalidate_l1_instruction_cache (void);
 extern void tsi108_init_f (void);
 
 int display_mem_map (void);
index d54ddaf..69d7c9b 100644 (file)
@@ -62,8 +62,6 @@ DECLARE_GLOBAL_DATA_PTR;
 #define DP(x)
 #endif
 
-extern void flush_data_cache (void);
-extern void invalidate_l1_instruction_cache (void);
 extern flash_info_t flash_info[];
 
 /* ------------------------------------------------------------------------- */
index 5295969..0b14b06 100644 (file)
@@ -236,8 +236,6 @@ int do_bootm (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
         * bios emulation, so turn them off again
         */
        icache_disable();
-       invalidate_l1_instruction_cache();
-       flush_data_cache();
        dcache_disable();
 #endif
 
index 3a745cb..eac4544 100644 (file)
@@ -245,6 +245,10 @@ _GLOBAL(icache_enable)
  * Disable L1 Instruction cache
  */
 _GLOBAL(icache_disable)
+       mflr    r4
+       bl      invalidate_l1_instruction_cache         /* uses r3 */
+       sync
+       mtlr    r4
        mfspr   r3, HID0
        li      r5, 0
        ori     r5, r5, HID0_ICE
index 2e4ea02..80ff688 100644 (file)
@@ -232,6 +232,10 @@ _GLOBAL(icache_enable)
  * Disable L1 Instruction cache
  */
 _GLOBAL(icache_disable)
+       mflr    r4
+       bl      invalidate_l1_instruction_cache         /* uses r3 */
+       sync
+       mtlr    r4
        mfspr   r3, HID0
        li      r5, 0
        ori     r5, r5, HID0_ICE