GlobalISel: Update documentation
authorMatt Arsenault <Matthew.Arsenault@amd.com>
Wed, 5 May 2021 17:55:24 +0000 (13:55 -0400)
committerMatt Arsenault <Matthew.Arsenault@amd.com>
Wed, 5 May 2021 21:35:02 +0000 (17:35 -0400)
llvm/docs/GlobalISel/IRTranslator.rst

index 9e12fdc..6268ebb 100644 (file)
@@ -66,8 +66,8 @@ Aggregates
   worked much in this part of the codebase and it should have attention from
   someone more knowledgeable about it.
 
-Aggregates are lowered to a single scalar vreg.
-This differs from SelectionDAG's multiple vregs via ``GetValueVTs``.
+Aggregates are lowered into multiple virtual registers, similar to
+SelectionDAG's multiple vregs via ``GetValueVTs``.
 
 ``TODO``:
 As some of the bits are undef (padding), we should consider augmenting the