ODROID-COMMON: clk: add a new higher cpu frequency, 2GHz for ODROID-N2
authorJoy Cho <joy.cho@hardkernel.com>
Thu, 28 Jun 2018 09:49:13 +0000 (18:49 +0900)
committerDongjin Kim <tobetter@gmail.com>
Fri, 13 Mar 2020 09:08:44 +0000 (18:08 +0900)
Change-Id: I28496cd7d93c1ccc8770fa010e9ba6f7d2995ed6

Conflicts:
drivers/amlogic/clk/g12a/g12a.h

drivers/amlogic/clk/g12a/g12a.h

index ae555c8..2cf15b9 100644 (file)
@@ -157,9 +157,15 @@ static const struct pll_rate_table g12a_pll_rate_table[] = {
        PLL_RATE(1608000000ULL, 134, 1, 1), /*DCO=3216M*/
        PLL_RATE(1704000000ULL, 142, 1, 1), /*DCO=3408M*/
        PLL_RATE(1800000000ULL, 150, 1, 1), /*DCO=3600M*/
+#if defined(CONFIG_ARCH_MESON64_ODROID_COMMON)
+       PLL_RATE(1872000000ULL, 156, 1, 1), /*DCO=3744M*/
+#endif
        PLL_RATE(1896000000ULL, 158, 1, 1), /*DCO=3792M*/
        PLL_RATE(1908000000ULL, 159, 1, 1), /*DCO=3816M*/
        PLL_RATE(1920000000ULL, 160, 1, 1), /*DCO=3840M*/
+#if defined(CONFIG_ARCH_MESON64_ODROID_COMMON)
+       PLL_RATE(1992000000ULL, 166, 1, 1), /*DCO=3984M*/
+#endif
        PLL_RATE(2004000000ULL, 167, 1, 1), /*DCO=4008M*/
        PLL_RATE(2016000000ULL, 168, 1, 1), /*DCO=4032M*/
        PLL_RATE(2100000000ULL, 175, 1, 1), /*DCO=4200M*/