dt-bindings: clock: samsung: add IDs for some core clocks
authorMarek Szyprowski <m.szyprowski@samsung.com>
Mon, 18 Oct 2021 12:54:55 +0000 (14:54 +0200)
committerSylwester Nawrocki <s.nawrocki@samsung.com>
Fri, 19 Nov 2021 18:32:26 +0000 (19:32 +0100)
Add IDs for some core clocks referenced during the boot process.

Signed-off-by: Marek Szyprowski <m.szyprowski@samsung.com>
Link: https://lore.kernel.org/r/20211018125456.8292-1-m.szyprowski@samsung.com
Signed-off-by: Sylwester Nawrocki <s.nawrocki@samsung.com>
include/dt-bindings/clock/exynos4.h
include/dt-bindings/clock/exynos5250.h

index 88ec396..acbfbab 100644 (file)
 #define CLK_ACLK400_MCUISP     395 /* Exynos4x12 only */
 #define CLK_MOUT_HDMI          396
 #define CLK_MOUT_MIXER         397
+#define CLK_MOUT_VPLLSRC       398
 
 /* gate clocks - ppmu */
 #define CLK_PPMULEFT           400
 #define CLK_DIV_C2C            458 /* Exynos4x12 only */
 #define CLK_DIV_GDL            459
 #define CLK_DIV_GDR            460
+#define CLK_DIV_CORE2          461
 
 /* must be greater than maximal clock id */
-#define CLK_NR_CLKS            461
+#define CLK_NR_CLKS            462
 
 /* Exynos4x12 ISP clocks */
 #define CLK_ISP_FIMC_ISP                1
index e259cc0..4680da7 100644 (file)
@@ -19,6 +19,7 @@
 #define CLK_FOUT_EPLL          7
 #define CLK_FOUT_VPLL          8
 #define CLK_ARM_CLK            9
+#define CLK_DIV_ARM2           10
 
 /* gate for special clocks (sclk) */
 #define CLK_SCLK_CAM_BAYER     128
 #define CLK_MOUT_ACLK300_DISP1_SUB     1027
 #define CLK_MOUT_APLL          1028
 #define CLK_MOUT_MPLL          1029
+#define CLK_MOUT_VPLLSRC       1030
 
 /* must be greater than maximal clock id */
-#define CLK_NR_CLKS            1030
+#define CLK_NR_CLKS            1031
 
 #endif /* _DT_BINDINGS_CLOCK_EXYNOS_5250_H */