RISC-V: add a definition for the SIE SEIE bit
authorChristoph Hellwig <hch@lst.de>
Sat, 4 Aug 2018 08:23:15 +0000 (10:23 +0200)
committerPalmer Dabbelt <palmer@sifive.com>
Mon, 13 Aug 2018 15:31:31 +0000 (08:31 -0700)
This mirrors the SIE_SSIE and SETE bits that are used in a similar
fashion.

Signed-off-by: Christoph Hellwig <hch@lst.de>
Signed-off-by: Palmer Dabbelt <palmer@sifive.com>
arch/riscv/include/asm/csr.h

index 421fa35..28a0d1c 100644 (file)
@@ -54,6 +54,7 @@
 /* Interrupt Enable and Interrupt Pending flags */
 #define SIE_SSIE _AC(0x00000002, UL) /* Software Interrupt Enable */
 #define SIE_STIE _AC(0x00000020, UL) /* Timer Interrupt Enable */
+#define SIE_SEIE _AC(0x00000200, UL) /* External Interrupt Enable */
 
 #define EXC_INST_MISALIGNED     0
 #define EXC_INST_ACCESS         1