drm/amd/display: Add DCN315 GPIO
authorQingqing Zhuo <qingqing.zhuo@amd.com>
Fri, 18 Feb 2022 18:45:53 +0000 (13:45 -0500)
committerAlex Deucher <alexander.deucher@amd.com>
Fri, 18 Feb 2022 19:07:00 +0000 (14:07 -0500)
Add GPIO interfaces for DCN 3.1.5.

Signed-off-by: Qingqing Zhuo <qingqing.zhuo@amd.com>
Acked-by: Harry Wentland <Harry.Wentland@amd.com>
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
drivers/gpu/drm/amd/display/dc/gpio/Makefile
drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.c [new file with mode: 0644]
drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.h [new file with mode: 0644]
drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.c [new file with mode: 0644]
drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.h [new file with mode: 0644]
drivers/gpu/drm/amd/display/dc/gpio/hw_factory.c
drivers/gpu/drm/amd/display/dc/gpio/hw_translate.c

index c5ddade..d1c2ec5 100644 (file)
@@ -106,6 +106,14 @@ GPIO_DCN30 = hw_translate_dcn30.o hw_factory_dcn30.o
 AMD_DAL_GPIO_DCN30 = $(addprefix $(AMDDALPATH)/dc/gpio/dcn30/,$(GPIO_DCN30))
 
 AMD_DISPLAY_FILES += $(AMD_DAL_GPIO_DCN30)
+###############################################################################
+# DCN 3.15
+###############################################################################
+GPIO_DCN315 = hw_translate_dcn315.o hw_factory_dcn315.o
+
+AMD_DAL_GPIO_DCN315 = $(addprefix $(AMDDALPATH)/dc/gpio/dcn315/,$(GPIO_DCN315))
+
+AMD_DISPLAY_FILES += $(AMD_DAL_GPIO_DCN315)
 endif
 ###############################################################################
 # Diagnostics on FPGA
diff --git a/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.c b/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.c
new file mode 100644 (file)
index 0000000..5feebb3
--- /dev/null
@@ -0,0 +1,260 @@
+/*
+ * Copyright 2021 Advanced Micro Devices, Inc.
+ *
+ * Permission is hereby granted, free of charge, to any person obtaining a
+ * copy of this software and associated documentation files (the "Software"),
+ * to deal in the Software without restriction, including without limitation
+ * the rights to use, copy, modify, merge, publish, distribute, sublicense,
+ * and/or sell copies of the Software, and to permit persons to whom the
+ * Software is furnished to do so, subject to the following conditions:
+ *
+ * The above copyright notice and this permission notice shall be included in
+ * all copies or substantial portions of the Software.
+ *
+ * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
+ * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
+ * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
+ * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
+ * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
+ * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
+ * OTHER DEALINGS IN THE SOFTWARE.
+ *
+ * Authors: AMD
+ *
+ */
+#include "dm_services.h"
+#include "include/gpio_types.h"
+#include "../hw_factory.h"
+
+
+#include "../hw_gpio.h"
+#include "../hw_ddc.h"
+#include "../hw_hpd.h"
+#include "../hw_generic.h"
+
+#include "hw_factory_dcn315.h"
+
+#include "dcn/dcn_3_1_5_offset.h"
+#include "dcn/dcn_3_1_5_sh_mask.h"
+
+#include "reg_helper.h"
+#include "../hpd_regs.h"
+/* begin *********************
+ * macros to expend register list macro defined in HW object header file */
+
+#define DCN_BASE__INST0_SEG0                       0x00000012
+#define DCN_BASE__INST0_SEG1                       0x000000C0
+#define DCN_BASE__INST0_SEG2                       0x000034C0
+#define DCN_BASE__INST0_SEG3                       0x00009000
+#define DCN_BASE__INST0_SEG4                       0x02403C00
+#define DCN_BASE__INST0_SEG5                       0
+
+/* DCN */
+#define block HPD
+#define reg_num 0
+
+#undef BASE_INNER
+#define BASE_INNER(seg) DCN_BASE__INST0_SEG ## seg
+
+#define BASE(seg) BASE_INNER(seg)
+
+
+
+#define REG(reg_name)\
+               BASE(reg ## reg_name ## _BASE_IDX) + reg ## reg_name
+
+#define SF_HPD(reg_name, field_name, post_fix)\
+       .field_name = HPD0_ ## reg_name ## __ ## field_name ## post_fix
+
+#define REGI(reg_name, block, id)\
+       BASE(reg ## block ## id ## _ ## reg_name ## _BASE_IDX) + \
+                               reg ## block ## id ## _ ## reg_name
+
+#define SF(reg_name, field_name, post_fix)\
+       .field_name = reg_name ## __ ## field_name ## post_fix
+
+/* macros to expend register list macro defined in HW object header file
+ * end *********************/
+
+
+
+#define hpd_regs(id) \
+{\
+       HPD_REG_LIST(id)\
+}
+
+static const struct hpd_registers hpd_regs[] = {
+       hpd_regs(0),
+       hpd_regs(1),
+       hpd_regs(2),
+       hpd_regs(3),
+       hpd_regs(4),
+};
+
+static const struct hpd_sh_mask hpd_shift = {
+               HPD_MASK_SH_LIST(__SHIFT)
+};
+
+static const struct hpd_sh_mask hpd_mask = {
+               HPD_MASK_SH_LIST(_MASK)
+};
+
+#include "../ddc_regs.h"
+
+ /* set field name */
+#define SF_DDC(reg_name, field_name, post_fix)\
+       .field_name = reg_name ## __ ## field_name ## post_fix
+
+static const struct ddc_registers ddc_data_regs_dcn[] = {
+       ddc_data_regs_dcn2(1),
+       ddc_data_regs_dcn2(2),
+       ddc_data_regs_dcn2(3),
+       ddc_data_regs_dcn2(4),
+       ddc_data_regs_dcn2(5),
+       {
+                       DDC_GPIO_VGA_REG_LIST(DATA),
+                       .ddc_setup = 0,
+                       .phy_aux_cntl = 0,
+                       .dc_gpio_aux_ctrl_5 = 0
+       }
+};
+
+static const struct ddc_registers ddc_clk_regs_dcn[] = {
+       ddc_clk_regs_dcn2(1),
+       ddc_clk_regs_dcn2(2),
+       ddc_clk_regs_dcn2(3),
+       ddc_clk_regs_dcn2(4),
+       ddc_clk_regs_dcn2(5),
+       {
+                       DDC_GPIO_VGA_REG_LIST(CLK),
+                       .ddc_setup = 0,
+                       .phy_aux_cntl = 0,
+                       .dc_gpio_aux_ctrl_5 = 0
+       }
+};
+
+static const struct ddc_sh_mask ddc_shift[] = {
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 1),
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 2),
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 3),
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 4),
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 5),
+       DDC_MASK_SH_LIST_DCN2(__SHIFT, 6)
+};
+
+static const struct ddc_sh_mask ddc_mask[] = {
+       DDC_MASK_SH_LIST_DCN2(_MASK, 1),
+       DDC_MASK_SH_LIST_DCN2(_MASK, 2),
+       DDC_MASK_SH_LIST_DCN2(_MASK, 3),
+       DDC_MASK_SH_LIST_DCN2(_MASK, 4),
+       DDC_MASK_SH_LIST_DCN2(_MASK, 5),
+       DDC_MASK_SH_LIST_DCN2(_MASK, 6)
+};
+
+#include "../generic_regs.h"
+
+/* set field name */
+#define SF_GENERIC(reg_name, field_name, post_fix)\
+       .field_name = reg_name ## __ ## field_name ## post_fix
+
+#define generic_regs(id) \
+{\
+       GENERIC_REG_LIST(id)\
+}
+
+static const struct generic_registers generic_regs[] = {
+       generic_regs(A),
+       generic_regs(B),
+};
+
+static const struct generic_sh_mask generic_shift[] = {
+       GENERIC_MASK_SH_LIST(__SHIFT, A),
+       GENERIC_MASK_SH_LIST(__SHIFT, B),
+};
+
+static const struct generic_sh_mask generic_mask[] = {
+       GENERIC_MASK_SH_LIST(_MASK, A),
+       GENERIC_MASK_SH_LIST(_MASK, B),
+};
+
+static void define_generic_registers(struct hw_gpio_pin *pin, uint32_t en)
+{
+       struct hw_generic *generic = HW_GENERIC_FROM_BASE(pin);
+
+       generic->regs = &generic_regs[en];
+       generic->shifts = &generic_shift[en];
+       generic->masks = &generic_mask[en];
+       generic->base.regs = &generic_regs[en].gpio;
+}
+
+static void define_ddc_registers(
+               struct hw_gpio_pin *pin,
+               uint32_t en)
+{
+       struct hw_ddc *ddc = HW_DDC_FROM_BASE(pin);
+
+       switch (pin->id) {
+       case GPIO_ID_DDC_DATA:
+               ddc->regs = &ddc_data_regs_dcn[en];
+               ddc->base.regs = &ddc_data_regs_dcn[en].gpio;
+               break;
+       case GPIO_ID_DDC_CLOCK:
+               ddc->regs = &ddc_clk_regs_dcn[en];
+               ddc->base.regs = &ddc_clk_regs_dcn[en].gpio;
+               break;
+       default:
+               ASSERT_CRITICAL(false);
+               return;
+       }
+
+       ddc->shifts = &ddc_shift[en];
+       ddc->masks = &ddc_mask[en];
+
+}
+
+static void define_hpd_registers(struct hw_gpio_pin *pin, uint32_t en)
+{
+       struct hw_hpd *hpd = HW_HPD_FROM_BASE(pin);
+
+       hpd->regs = &hpd_regs[en];
+       hpd->shifts = &hpd_shift;
+       hpd->masks = &hpd_mask;
+       hpd->base.regs = &hpd_regs[en].gpio;
+}
+
+
+/* fucntion table */
+static const struct hw_factory_funcs funcs = {
+       .init_ddc_data = dal_hw_ddc_init,
+       .init_generic = dal_hw_generic_init,
+       .init_hpd = dal_hw_hpd_init,
+       .get_ddc_pin = dal_hw_ddc_get_pin,
+       .get_hpd_pin = dal_hw_hpd_get_pin,
+       .get_generic_pin = dal_hw_generic_get_pin,
+       .define_hpd_registers = define_hpd_registers,
+       .define_ddc_registers = define_ddc_registers,
+       .define_generic_registers = define_generic_registers
+};
+/*
+ * dal_hw_factory_dcn10_init
+ *
+ * @brief
+ * Initialize HW factory function pointers and pin info
+ *
+ * @param
+ * struct hw_factory *factory - [out] struct of function pointers
+ */
+void dal_hw_factory_dcn315_init(struct hw_factory *factory)
+{
+       /*TODO check ASIC CAPs*/
+       factory->number_of_pins[GPIO_ID_DDC_DATA] = 8;
+       factory->number_of_pins[GPIO_ID_DDC_CLOCK] = 8;
+       factory->number_of_pins[GPIO_ID_GENERIC] = 4;
+       factory->number_of_pins[GPIO_ID_HPD] = 6;
+       factory->number_of_pins[GPIO_ID_GPIO_PAD] = 28;
+       factory->number_of_pins[GPIO_ID_VIP_PAD] = 0;
+       factory->number_of_pins[GPIO_ID_SYNC] = 0;
+       factory->number_of_pins[GPIO_ID_GSL] = 0;/*add this*/
+
+       factory->funcs = &funcs;
+}
diff --git a/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.h b/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_factory_dcn315.h
new file mode 100644 (file)
index 0000000..ffa71fa
--- /dev/null
@@ -0,0 +1,31 @@
+/*
+ * Copyright 2021 Advanced Micro Devices, Inc.
+ *
+ * Permission is hereby granted, free of charge, to any person obtaining a
+ * copy of this software and associated documentation files (the "Software"),
+ * to deal in the Software without restriction, including without limitation
+ * the rights to use, copy, modify, merge, publish, distribute, sublicense,
+ * and/or sell copies of the Software, and to permit persons to whom the
+ * Software is furnished to do so, subject to the following conditions:
+ *
+ * The above copyright notice and this permission notice shall be included in
+ * all copies or substantial portions of the Software.
+ *
+ * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
+ * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
+ * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
+ * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
+ * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
+ * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
+ * OTHER DEALINGS IN THE SOFTWARE.
+ *
+ * Authors: AMD
+ *
+ */
+#ifndef __DAL_HW_FACTORY_DCN315_H__
+#define __DAL_HW_FACTORY_DCN315_H__
+
+/* Initialize HW factory function pointers and pin info */
+void dal_hw_factory_dcn315_init(struct hw_factory *factory);
+
+#endif /* __DAL_HW_FACTORY_DCN315_H__ */
diff --git a/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.c b/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.c
new file mode 100644 (file)
index 0000000..fbdaba5
--- /dev/null
@@ -0,0 +1,374 @@
+/*
+ * Copyright 2021 Advanced Micro Devices, Inc.
+ *
+ * Permission is hereby granted, free of charge, to any person obtaining a
+ * copy of this software and associated documentation files (the "Software"),
+ * to deal in the Software without restriction, including without limitation
+ * the rights to use, copy, modify, merge, publish, distribute, sublicense,
+ * and/or sell copies of the Software, and to permit persons to whom the
+ * Software is furnished to do so, subject to the following conditions:
+ *
+ * The above copyright notice and this permission notice shall be included in
+ * all copies or substantial portions of the Software.
+ *
+ * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
+ * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
+ * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
+ * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
+ * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
+ * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
+ * OTHER DEALINGS IN THE SOFTWARE.
+ *
+ * Authors: AMD
+ *
+ */
+
+#include "hw_translate_dcn315.h"
+
+#include "dm_services.h"
+#include "include/gpio_types.h"
+#include "../hw_translate.h"
+
+#include "dcn/dcn_3_1_5_offset.h"
+#include "dcn/dcn_3_1_5_sh_mask.h"
+
+/* begin *********************
+ * macros to expend register list macro defined in HW object header file */
+
+#define DCN_BASE__INST0_SEG0                       0x00000012
+#define DCN_BASE__INST0_SEG1                       0x000000C0
+#define DCN_BASE__INST0_SEG2                       0x000034C0
+#define DCN_BASE__INST0_SEG3                       0x00009000
+#define DCN_BASE__INST0_SEG4                       0x02403C00
+#define DCN_BASE__INST0_SEG5                       0
+
+/* DCN */
+#define block HPD
+#define reg_num 0
+
+#undef BASE_INNER
+#define BASE_INNER(seg) DCN_BASE__INST0_SEG ## seg
+
+#define BASE(seg) BASE_INNER(seg)
+
+#undef REG
+#define REG(reg_name)\
+               BASE(reg ## reg_name ## _BASE_IDX) + reg ## reg_name
+#define SF_HPD(reg_name, field_name, post_fix)\
+       .field_name = reg_name ## __ ## field_name ## post_fix
+
+
+/* macros to expend register list macro defined in HW object header file
+ * end *********************/
+
+
+static bool offset_to_id(
+       uint32_t offset,
+       uint32_t mask,
+       enum gpio_id *id,
+       uint32_t *en)
+{
+       switch (offset) {
+       /* GENERIC */
+       case REG(DC_GPIO_GENERIC_A):
+               *id = GPIO_ID_GENERIC;
+               switch (mask) {
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK:
+                       *en = GPIO_GENERIC_A;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK:
+                       *en = GPIO_GENERIC_B;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK:
+                       *en = GPIO_GENERIC_C;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK:
+                       *en = GPIO_GENERIC_D;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK:
+                       *en = GPIO_GENERIC_E;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK:
+                       *en = GPIO_GENERIC_F;
+                       return true;
+               case DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK:
+                       *en = GPIO_GENERIC_G;
+                       return true;
+               default:
+                       ASSERT_CRITICAL(false);
+                       return false;
+               }
+       break;
+       /* HPD */
+       case REG(DC_GPIO_HPD_A):
+               *id = GPIO_ID_HPD;
+               switch (mask) {
+               case DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK:
+                       *en = GPIO_HPD_1;
+                       return true;
+               case DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK:
+                       *en = GPIO_HPD_2;
+                       return true;
+               case DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK:
+                       *en = GPIO_HPD_3;
+                       return true;
+               case DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK:
+                       *en = GPIO_HPD_4;
+                       return true;
+               case DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK:
+                       *en = GPIO_HPD_5;
+                       return true;
+               case DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK:
+                       *en = GPIO_HPD_6;
+                       return true;
+               default:
+                       ASSERT_CRITICAL(false);
+                       return false;
+               }
+       break;
+       /* REG(DC_GPIO_GENLK_MASK */
+       case REG(DC_GPIO_GENLK_A):
+               *id = GPIO_ID_GSL;
+               switch (mask) {
+               case DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK:
+                       *en = GPIO_GSL_GENLOCK_CLOCK;
+                       return true;
+               case DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK:
+                       *en = GPIO_GSL_GENLOCK_VSYNC;
+                       return true;
+               case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK:
+                       *en = GPIO_GSL_SWAPLOCK_A;
+                       return true;
+               case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK:
+                       *en = GPIO_GSL_SWAPLOCK_B;
+                       return true;
+               default:
+                       ASSERT_CRITICAL(false);
+                       return false;
+               }
+       break;
+       /* DDC */
+       /* we don't care about the GPIO_ID for DDC
+        * in DdcHandle it will use GPIO_ID_DDC_DATA/GPIO_ID_DDC_CLOCK
+        * directly in the create method
+        */
+       case REG(DC_GPIO_DDC1_A):
+               *en = GPIO_DDC_LINE_DDC1;
+               return true;
+       case REG(DC_GPIO_DDC2_A):
+               *en = GPIO_DDC_LINE_DDC2;
+               return true;
+       case REG(DC_GPIO_DDC3_A):
+               *en = GPIO_DDC_LINE_DDC3;
+               return true;
+       case REG(DC_GPIO_DDC4_A):
+               *en = GPIO_DDC_LINE_DDC4;
+               return true;
+       case REG(DC_GPIO_DDC5_A):
+               *en = GPIO_DDC_LINE_DDC5;
+               return true;
+       case REG(DC_GPIO_DDCVGA_A):
+               *en = GPIO_DDC_LINE_DDC_VGA;
+               return true;
+
+/*
+ *     case REG(DC_GPIO_I2CPAD_A): not exit
+ *     case REG(DC_GPIO_PWRSEQ_A):
+ *     case REG(DC_GPIO_PAD_STRENGTH_1):
+ *     case REG(DC_GPIO_PAD_STRENGTH_2):
+ *     case REG(DC_GPIO_DEBUG):
+ */
+       /* UNEXPECTED */
+       default:
+/*     case REG(DC_GPIO_SYNCA_A): not exist */
+               ASSERT_CRITICAL(false);
+               return false;
+       }
+}
+
+static bool id_to_offset(
+       enum gpio_id id,
+       uint32_t en,
+       struct gpio_pin_info *info)
+{
+       bool result = true;
+
+       switch (id) {
+       case GPIO_ID_DDC_DATA:
+               info->mask = DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK;
+               switch (en) {
+               case GPIO_DDC_LINE_DDC1:
+                       info->offset = REG(DC_GPIO_DDC1_A);
+               break;
+               case GPIO_DDC_LINE_DDC2:
+                       info->offset = REG(DC_GPIO_DDC2_A);
+               break;
+               case GPIO_DDC_LINE_DDC3:
+                       info->offset = REG(DC_GPIO_DDC3_A);
+               break;
+               case GPIO_DDC_LINE_DDC4:
+                       info->offset = REG(DC_GPIO_DDC4_A);
+               break;
+               case GPIO_DDC_LINE_DDC5:
+                       info->offset = REG(DC_GPIO_DDC5_A);
+               break;
+               case GPIO_DDC_LINE_DDC_VGA:
+                       info->offset = REG(DC_GPIO_DDCVGA_A);
+               break;
+               case GPIO_DDC_LINE_I2C_PAD:
+               default:
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               }
+       break;
+       case GPIO_ID_DDC_CLOCK:
+               info->mask = DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK;
+               switch (en) {
+               case GPIO_DDC_LINE_DDC1:
+                       info->offset = REG(DC_GPIO_DDC1_A);
+               break;
+               case GPIO_DDC_LINE_DDC2:
+                       info->offset = REG(DC_GPIO_DDC2_A);
+               break;
+               case GPIO_DDC_LINE_DDC3:
+                       info->offset = REG(DC_GPIO_DDC3_A);
+               break;
+               case GPIO_DDC_LINE_DDC4:
+                       info->offset = REG(DC_GPIO_DDC4_A);
+               break;
+               case GPIO_DDC_LINE_DDC5:
+                       info->offset = REG(DC_GPIO_DDC5_A);
+               break;
+               case GPIO_DDC_LINE_DDC_VGA:
+                       info->offset = REG(DC_GPIO_DDCVGA_A);
+               break;
+               case GPIO_DDC_LINE_I2C_PAD:
+               default:
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               }
+       break;
+       case GPIO_ID_GENERIC:
+               info->offset = REG(DC_GPIO_GENERIC_A);
+               switch (en) {
+               case GPIO_GENERIC_A:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK;
+               break;
+               case GPIO_GENERIC_B:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK;
+               break;
+               case GPIO_GENERIC_C:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK;
+               break;
+               case GPIO_GENERIC_D:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK;
+               break;
+               case GPIO_GENERIC_E:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK;
+               break;
+               case GPIO_GENERIC_F:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK;
+               break;
+               case GPIO_GENERIC_G:
+                       info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICG_A_MASK;
+               break;
+               default:
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               }
+       break;
+       case GPIO_ID_HPD:
+               info->offset = REG(DC_GPIO_HPD_A);
+               switch (en) {
+               case GPIO_HPD_1:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK;
+               break;
+               case GPIO_HPD_2:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK;
+               break;
+               case GPIO_HPD_3:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK;
+               break;
+               case GPIO_HPD_4:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK;
+               break;
+               case GPIO_HPD_5:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK;
+               break;
+               case GPIO_HPD_6:
+                       info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD6_A_MASK;
+               break;
+               default:
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               }
+       break;
+       case GPIO_ID_GSL:
+               switch (en) {
+               case GPIO_GSL_GENLOCK_CLOCK:
+                               /*not implmented*/
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               break;
+               case GPIO_GSL_GENLOCK_VSYNC:
+                       /*not implmented*/
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               break;
+               case GPIO_GSL_SWAPLOCK_A:
+                       /*not implmented*/
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               break;
+               case GPIO_GSL_SWAPLOCK_B:
+                       /*not implmented*/
+                       ASSERT_CRITICAL(false);
+                       result = false;
+
+               break;
+               default:
+                       ASSERT_CRITICAL(false);
+                       result = false;
+               }
+       break;
+       case GPIO_ID_SYNC:
+       case GPIO_ID_VIP_PAD:
+       default:
+               ASSERT_CRITICAL(false);
+               result = false;
+       }
+
+       if (result) {
+               info->offset_y = info->offset + 2;
+               info->offset_en = info->offset + 1;
+               info->offset_mask = info->offset - 1;
+
+               info->mask_y = info->mask;
+               info->mask_en = info->mask;
+               info->mask_mask = info->mask;
+       }
+
+       return result;
+}
+
+/* function table */
+static const struct hw_translate_funcs funcs = {
+       .offset_to_id = offset_to_id,
+       .id_to_offset = id_to_offset,
+};
+
+/*
+ * dal_hw_translate_dcn30_init
+ *
+ * @brief
+ * Initialize Hw translate function pointers.
+ *
+ * @param
+ * struct hw_translate *tr - [out] struct of function pointers
+ *
+ */
+void dal_hw_translate_dcn315_init(struct hw_translate *tr)
+{
+       tr->funcs = &funcs;
+}
+
diff --git a/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.h b/drivers/gpu/drm/amd/display/dc/gpio/dcn315/hw_translate_dcn315.h
new file mode 100644 (file)
index 0000000..d58def4
--- /dev/null
@@ -0,0 +1,33 @@
+/*
+ * Copyright 2021 Advanced Micro Devices, Inc.
+ *
+ * Permission is hereby granted, free of charge, to any person obtaining a
+ * copy of this software and associated documentation files (the "Software"),
+ * to deal in the Software without restriction, including without limitation
+ * the rights to use, copy, modify, merge, publish, distribute, sublicense,
+ * and/or sell copies of the Software, and to permit persons to whom the
+ * Software is furnished to do so, subject to the following conditions:
+ *
+ * The above copyright notice and this permission notice shall be included in
+ * all copies or substantial portions of the Software.
+ *
+ * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
+ * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
+ * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
+ * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
+ * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
+ * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
+ * OTHER DEALINGS IN THE SOFTWARE.
+ *
+ * Authors: AMD
+ *
+ */
+#ifndef __DAL_HW_TRANSLATE_DCN315_H__
+#define __DAL_HW_TRANSLATE_DCN315_H__
+
+struct hw_translate;
+
+/* Initialize Hw translate function pointers */
+void dal_hw_translate_dcn315_init(struct hw_translate *tr);
+
+#endif /* __DAL_HW_TRANSLATE_DCN315_H__ */
index c9ee212..5c00ffd 100644 (file)
@@ -53,6 +53,7 @@
 #include "dcn20/hw_factory_dcn20.h"
 #include "dcn21/hw_factory_dcn21.h"
 #include "dcn30/hw_factory_dcn30.h"
+#include "dcn315/hw_factory_dcn315.h"
 #endif
 
 #include "diagnostics/hw_factory_diag.h"
@@ -117,6 +118,9 @@ bool dal_hw_factory_init(
        case DCN_VERSION_3_16:
                dal_hw_factory_dcn30_init(factory);
                return true;
+       case DCN_VERSION_3_15:
+               dal_hw_factory_dcn315_init(factory);
+               return true;
 #endif
        default:
                ASSERT_CRITICAL(false);
index 42adba6..7a39cbc 100644 (file)
@@ -51,6 +51,7 @@
 #include "dcn20/hw_translate_dcn20.h"
 #include "dcn21/hw_translate_dcn21.h"
 #include "dcn30/hw_translate_dcn30.h"
+#include "dcn315/hw_translate_dcn315.h"
 #endif
 
 #include "diagnostics/hw_translate_diag.h"
@@ -112,6 +113,9 @@ bool dal_hw_translate_init(
        case DCN_VERSION_3_16:
                dal_hw_translate_dcn30_init(translate);
                return true;
+       case DCN_VERSION_3_15:
+               dal_hw_translate_dcn315_init(translate);
+               return true;
 #endif
 
        default: