s390/ap: adjust whitespace
authorHeiko Carstens <hca@linux.ibm.com>
Mon, 14 Mar 2022 19:48:57 +0000 (20:48 +0100)
committerVasily Gorbik <gor@linux.ibm.com>
Sun, 27 Mar 2022 20:18:39 +0000 (22:18 +0200)
Adjust indentation of inline assemblies, so all comments
start at the same position.

Signed-off-by: Heiko Carstens <hca@linux.ibm.com>
Signed-off-by: Vasily Gorbik <gor@linux.ibm.com>
arch/s390/include/asm/ap.h

index 628bcc0..b515cfa 100644 (file)
@@ -60,11 +60,11 @@ static inline bool ap_instructions_available(void)
        unsigned long reg1 = 0;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"   /* qid into gr0 */
-               "       lghi    1,0\n"         /* 0 into gr1 */
-               "       lghi    2,0\n"         /* 0 into gr2 */
+               "       lgr     0,%[reg0]\n"            /* qid into gr0 */
+               "       lghi    1,0\n"                  /* 0 into gr1 */
+               "       lghi    2,0\n"                  /* 0 into gr2 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(TAPQ) */
-               "0:     la      %[reg1],1\n"   /* 1 into reg1 */
+               "0:     la      %[reg1],1\n"            /* 1 into reg1 */
                "1:\n"
                EX_TABLE(0b, 1b)
                : [reg1] "+&d" (reg1)
@@ -86,11 +86,11 @@ static inline struct ap_queue_status ap_tapq(ap_qid_t qid, unsigned long *info)
        unsigned long reg2;
 
        asm volatile(
-               "       lgr     0,%[qid]\n"    /* qid into gr0 */
-               "       lghi    2,0\n"         /* 0 into gr2 */
+               "       lgr     0,%[qid]\n"             /* qid into gr0 */
+               "       lghi    2,0\n"                  /* 0 into gr2 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(TAPQ) */
-               "       lgr     %[reg1],1\n"   /* gr1 (status) into reg1 */
-               "       lgr     %[reg2],2\n"   /* gr2 into reg2 */
+               "       lgr     %[reg1],1\n"            /* gr1 (status) into reg1 */
+               "       lgr     %[reg2],2\n"            /* gr2 into reg2 */
                : [reg1] "=&d" (reg1), [reg2] "=&d" (reg2)
                : [qid] "d" (qid)
                : "cc", "0", "1", "2");
@@ -128,9 +128,9 @@ static inline struct ap_queue_status ap_rapq(ap_qid_t qid)
        struct ap_queue_status reg1;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"  /* qid arg into gr0 */
+               "       lgr     0,%[reg0]\n"            /* qid arg into gr0 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(RAPQ) */
-               "       lgr     %[reg1],1\n"  /* gr1 (status) into reg1 */
+               "       lgr     %[reg1],1\n"            /* gr1 (status) into reg1 */
                : [reg1] "=&d" (reg1)
                : [reg0] "d" (reg0)
                : "cc", "0", "1");
@@ -149,9 +149,9 @@ static inline struct ap_queue_status ap_zapq(ap_qid_t qid)
        struct ap_queue_status reg1;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"   /* qid arg into gr0 */
+               "       lgr     0,%[reg0]\n"            /* qid arg into gr0 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(ZAPQ) */
-               "       lgr     %[reg1],1\n"   /* gr1 (status) into reg1 */
+               "       lgr     %[reg1],1\n"            /* gr1 (status) into reg1 */
                : [reg1] "=&d" (reg1)
                : [reg0] "d" (reg0)
                : "cc", "0", "1");
@@ -190,10 +190,10 @@ static inline int ap_qci(struct ap_config_info *config)
        struct ap_config_info *reg2 = config;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"   /* QCI fc into gr0 */
-               "       lgr     2,%[reg2]\n"   /* ptr to config into gr2 */
+               "       lgr     0,%[reg0]\n"            /* QCI fc into gr0 */
+               "       lgr     2,%[reg2]\n"            /* ptr to config into gr2 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(QCI) */
-               "0:     la      %[reg1],0\n"   /* good case, QCI fc available */
+               "0:     la      %[reg1],0\n"            /* good case, QCI fc available */
                "1:\n"
                EX_TABLE(0b, 1b)
                : [reg1] "+&d" (reg1)
@@ -246,11 +246,11 @@ static inline struct ap_queue_status ap_aqic(ap_qid_t qid,
        reg1.qirqctrl = qirqctrl;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"   /* qid param into gr0 */
-               "       lgr     1,%[reg1]\n"   /* irq ctrl into gr1 */
-               "       lgr     2,%[reg2]\n"   /* ni addr into gr2 */
+               "       lgr     0,%[reg0]\n"            /* qid param into gr0 */
+               "       lgr     1,%[reg1]\n"            /* irq ctrl into gr1 */
+               "       lgr     2,%[reg2]\n"            /* ni addr into gr2 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(AQIC) */
-               "       lgr     %[reg1],1\n"   /* gr1 (status) into reg1 */
+               "       lgr     %[reg1],1\n"            /* gr1 (status) into reg1 */
                : [reg1] "+&d" (reg1)
                : [reg0] "d" (reg0), [reg2] "d" (reg2)
                : "cc", "0", "1", "2");
@@ -297,11 +297,11 @@ static inline struct ap_queue_status ap_qact(ap_qid_t qid, int ifbit,
        reg1.value = apinfo->val;
 
        asm volatile(
-               "       lgr     0,%[reg0]\n"   /* qid param into gr0 */
-               "       lgr     1,%[reg1]\n"   /* qact in info into gr1 */
+               "       lgr     0,%[reg0]\n"            /* qid param into gr0 */
+               "       lgr     1,%[reg1]\n"            /* qact in info into gr1 */
                "       .insn   rre,0xb2af0000,0,0\n"   /* PQAP(QACT) */
-               "       lgr     %[reg1],1\n"   /* gr1 (status) into reg1 */
-               "       lgr     %[reg2],2\n"   /* qact out info into reg2 */
+               "       lgr     %[reg1],1\n"            /* gr1 (status) into reg1 */
+               "       lgr     %[reg2],2\n"            /* qact out info into reg2 */
                : [reg1] "+&d" (reg1), [reg2] "=&d" (reg2)
                : [reg0] "d" (reg0)
                : "cc", "0", "1", "2");