odroid: fix g2d sclk rate
authorJoonyoung Shim <jy0922.shim@samsung.com>
Wed, 1 Oct 2014 12:27:35 +0000 (21:27 +0900)
committerJoonyoung Shim <jy0922.shim@samsung.com>
Thu, 15 Jan 2015 06:35:43 +0000 (15:35 +0900)
G2D core should be provided 200MHz clock rate.

Change-Id: If06eb7d4433d302767f04e7c8b487cdcd32321a4
Signed-off-by: Joonyoung Shim <jy0922.shim@samsung.com>
board/samsung/common/exynos4-dt.c
board/samsung/odroid/odroid.c

index 27be6a7..fd92076 100644 (file)
@@ -408,12 +408,12 @@ static void board_clock_init(void)
         * MOUTc2c = 800 Mhz
         * MOUTpwi = 108 MHz
         *
-        * sclk_g2d_acp = MOUTg2d / (ratio + 1) = 400 (1)
+        * sclk_g2d_acp = MOUTg2d / (ratio + 1) = 200 (3)
         * sclk_c2c = MOUTc2c / (ratio + 1) = 400 (1)
         * aclk_c2c = sclk_c2c / (ratio + 1) = 200 (1)
         * sclk_pwi = MOUTpwi / (ratio + 1) = 18 (5)
         */
-       set = G2D_ACP_RATIO(1) | C2C_RATIO(1) | PWI_RATIO(5) |
+       set = G2D_ACP_RATIO(3) | C2C_RATIO(1) | PWI_RATIO(5) |
              C2C_ACLK_RATIO(1) | DVSEM_RATIO(1) | DPM_RATIO(1);
 
        clrsetbits_le32(&clk->div_dmc1, clr, set);
index b7d2381..1554b9d 100644 (file)
@@ -248,12 +248,12 @@ static void board_clock_init(void)
         * MOUTc2c = 800 Mhz
         * MOUTpwi = 108 MHz
         *
-        * sclk_g2d_acp = MOUTg2d / (ratio + 1) = 400 (1)
+        * sclk_g2d_acp = MOUTg2d / (ratio + 1) = 200 (3)
         * sclk_c2c = MOUTc2c / (ratio + 1) = 400 (1)
         * aclk_c2c = sclk_c2c / (ratio + 1) = 200 (1)
         * sclk_pwi = MOUTpwi / (ratio + 1) = 18 (5)
         */
-       set = G2D_ACP_RATIO(1) | C2C_RATIO(1) | PWI_RATIO(5) |
+       set = G2D_ACP_RATIO(3) | C2C_RATIO(1) | PWI_RATIO(5) |
              C2C_ACLK_RATIO(1) | DVSEM_RATIO(1) | DPM_RATIO(1);
 
        clrsetbits_le32(&clk->div_dmc1, clr, set);