v4l2: modify vin clk base on pll2 change
authorchanghuang.liang <changhuang.liang@starfivetech.com>
Thu, 15 Sep 2022 01:35:41 +0000 (09:35 +0800)
committerchanghuang.liang <changhuang.liang@starfivetech.com>
Thu, 15 Sep 2022 01:35:41 +0000 (09:35 +0800)
pll2 frequency change to 1188M so vin clock will change.

Signed-off-by: changhuang.liang <changhuang.liang@starfivetech.com>
drivers/media/platform/starfive/v4l2_driver/stf_csi_hw_ops.c
drivers/media/platform/starfive/v4l2_driver/stf_csiphy_hw_ops.c
drivers/media/platform/starfive/v4l2_driver/stf_vin_hw_ops.c

index 44d4fa7..d462226 100644 (file)
@@ -75,7 +75,7 @@ static int stf_csi_clk_enable(struct stf_csi_dev *csi_dev)
 {
        struct stfcamss *stfcamss = csi_dev->stfcamss;
 
-       clk_set_rate(stfcamss->sys_clk[STFCLK_MIPI_RX0_PXL].clk, 204800000);
+       clk_set_rate(stfcamss->sys_clk[STFCLK_MIPI_RX0_PXL].clk, 198000000);
        clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF0].clk);
        clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF1].clk);
        clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF2].clk);
index b903566..2dc0038 100644 (file)
@@ -19,11 +19,11 @@ static int stf_csiphy_clk_set(struct stf_csiphy_dev *csiphy_dev, int on)
        mutex_lock(&count_lock);
        if (on) {
                clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_CFGCLK_IN].clk,
-                       102400000);
+                       99000000);
                clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_REFCLK_IN].clk,
-                       51200000);
+                       49500000);
                clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_TXCLKESC_LAN0].clk,
-                       20480000);
+                       19800000);
 
                reset_control_deassert(stfcamss->sys_rst[STFRST_M31DPHY_HW].rstc);
                reset_control_deassert(stfcamss->sys_rst[STFRST_M31DPHY_B09_ALWAYS_ON].rstc);
index 8080e2c..9b06550 100644 (file)
@@ -259,8 +259,8 @@ static int stf_vin_clk_enable(struct stf_vin2_dev *vin_dev)
        struct stfcamss *stfcamss = vin_dev->stfcamss;
 
        clk_prepare_enable(stfcamss->sys_clk[STFCLK_PCLK].clk);
-       clk_set_rate(stfcamss->sys_clk[STFCLK_APB_FUNC].clk, 51200000);
-       clk_set_rate(stfcamss->sys_clk[STFCLK_SYS_CLK].clk, 307200000);
+       clk_set_rate(stfcamss->sys_clk[STFCLK_APB_FUNC].clk, 49500000);
+       clk_set_rate(stfcamss->sys_clk[STFCLK_SYS_CLK].clk, 297000000);
 
        reset_control_deassert(stfcamss->sys_rst[STFRST_PCLK].rstc);
        reset_control_deassert(stfcamss->sys_rst[STFRST_SYS_CLK].rstc);