pll2 frequency change to 1188M so vin clock will change.
Signed-off-by: changhuang.liang <changhuang.liang@starfivetech.com>
{
struct stfcamss *stfcamss = csi_dev->stfcamss;
- clk_set_rate(stfcamss->sys_clk[STFCLK_MIPI_RX0_PXL].clk, 204800000);
+ clk_set_rate(stfcamss->sys_clk[STFCLK_MIPI_RX0_PXL].clk, 198000000);
clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF0].clk);
clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF1].clk);
clk_prepare_enable(stfcamss->sys_clk[STFCLK_PIXEL_CLK_IF2].clk);
mutex_lock(&count_lock);
if (on) {
clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_CFGCLK_IN].clk,
- 102400000);
+ 99000000);
clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_REFCLK_IN].clk,
- 51200000);
+ 49500000);
clk_set_rate(stfcamss->sys_clk[STFCLK_M31DPHY_TXCLKESC_LAN0].clk,
- 20480000);
+ 19800000);
reset_control_deassert(stfcamss->sys_rst[STFRST_M31DPHY_HW].rstc);
reset_control_deassert(stfcamss->sys_rst[STFRST_M31DPHY_B09_ALWAYS_ON].rstc);
struct stfcamss *stfcamss = vin_dev->stfcamss;
clk_prepare_enable(stfcamss->sys_clk[STFCLK_PCLK].clk);
- clk_set_rate(stfcamss->sys_clk[STFCLK_APB_FUNC].clk, 51200000);
- clk_set_rate(stfcamss->sys_clk[STFCLK_SYS_CLK].clk, 307200000);
+ clk_set_rate(stfcamss->sys_clk[STFCLK_APB_FUNC].clk, 49500000);
+ clk_set_rate(stfcamss->sys_clk[STFCLK_SYS_CLK].clk, 297000000);
reset_control_deassert(stfcamss->sys_rst[STFRST_PCLK].rstc);
reset_control_deassert(stfcamss->sys_rst[STFRST_SYS_CLK].rstc);