mvebu: ddr: Rename CONFIG_DDR_FIXED_SIZE to CONFIG_SYS_SDRAM_SIZE
authorTom Rini <trini@konsulko.com>
Sat, 21 Aug 2021 17:50:14 +0000 (13:50 -0400)
committerTom Rini <trini@konsulko.com>
Tue, 31 Aug 2021 21:46:37 +0000 (17:46 -0400)
We have a number of CONFIG symbols to express the fixed size of system
memory.  For now, rename CONFIG_DDR_FIXED_SIZE to CONFIG_SYS_SDRAM_SIZE
and adjust usage to match that CONFIG_SYS_SDRAM_SIZE expects the entire
size rather than MiB.

Cc: Marek BehĂșn <marek.behun@nic.cz>
Cc: Stefan Roese <sr@denx.de>
Signed-off-by: Tom Rini <trini@konsulko.com>
Acked-by: Marek BehĂșn <marek.behun@nic.cz>
drivers/ddr/marvell/axp/ddr3_axp.h
include/configs/maxbcm.h
include/configs/theadorable.h

index 270691e..970651f 100644 (file)
 #define FAR_END_DIMM_ADDR              0x50
 #define MAX_DIMM_ADDR                  0x60
 
-#ifndef CONFIG_DDR_FIXED_SIZE
+#ifndef CONFIG_SYS_SDRAM_SIZE
 #define SDRAM_CS_SIZE                  0xFFFFFFF
 #else
-#define SDRAM_CS_SIZE                  (CONFIG_DDR_FIXED_SIZE - 1)
+#define SDRAM_CS_SIZE                  ((CONFIG_SYS_SDRAM_SIZE >> 10) - 1)
 #endif
 #define SDRAM_CS_BASE                  0x0
 #define SDRAM_DIMM_SIZE                        0x80000000
index 6028097..53ba649 100644 (file)
@@ -6,6 +6,8 @@
 #ifndef _CONFIG_DB_MV7846MP_GP_H
 #define _CONFIG_DB_MV7846MP_GP_H
 
+#include <linux/sizes.h>
+
 /*
  * High Level Configuration Options (easy to change)
  */
@@ -61,7 +63,7 @@
 /* SPL related SPI defines */
 
 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
-#define CONFIG_DDR_FIXED_SIZE          (1 << 20)       /* 1GiB */
+#define CONFIG_SYS_SDRAM_SIZE          SZ_1G
 #define CONFIG_BOARD_ECC_SUPPORT       /* this board supports ECC */
 
 #endif /* _CONFIG_DB_MV7846MP_GP_H */
index 746bdb7..64b7f25 100644 (file)
@@ -6,6 +6,8 @@
 #ifndef _CONFIG_THEADORABLE_H
 #define _CONFIG_THEADORABLE_H
 
+#include <linux/sizes.h>
+
 /*
  * High Level Configuration Options (easy to change)
  */
@@ -89,6 +91,6 @@
 #define CONFIG_SPL_BOOTROM_SAVE                (CONFIG_SPL_STACK + 4)
 
 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
-#define CONFIG_DDR_FIXED_SIZE          (2 << 20)       /* 2GiB */
+#define CONFIG_SYS_SDRAM_SIZE          SZ_2G
 
 #endif /* _CONFIG_THEADORABLE_H */