ixgbe: A fix to VF TX rate limit
authorLior Levy <lior.levy@intel.com>
Sat, 25 Jun 2011 07:09:08 +0000 (00:09 -0700)
committerJeff Kirsher <jeffrey.t.kirsher@intel.com>
Sat, 25 Jun 2011 07:10:34 +0000 (00:10 -0700)
There is a need to configure MMW_SIZE in register RTTBCNRM with a correct
value (0x4 for non jumbo frames and 0x14 for jumbo frames support).
For 82599 the value is 0x4 and for X540 the value is 0x14.

Signed-off-by: Lior Levy <lior.levy@intel.com>
Signed-off-by: Jeff Kirsher <jeffrey.t.kirsher@intel.com>
drivers/net/ixgbe/ixgbe_sriov.c
drivers/net/ixgbe/ixgbe_type.h

index ac99b04..d99d01e 100644 (file)
@@ -605,6 +605,22 @@ static void ixgbe_set_vf_rate_limit(struct ixgbe_hw *hw, int vf, int tx_rate,
        }
 
        IXGBE_WRITE_REG(hw, IXGBE_RTTDQSEL, 2*vf); /* vf Y uses queue 2*Y */
+       /*
+        * Set global transmit compensation time to the MMW_SIZE in RTTBCNRM
+        * register. Typically MMW_SIZE=0x014 if 9728-byte jumbo is supported
+        * and 0x004 otherwise.
+        */
+       switch (hw->mac.type) {
+       case ixgbe_mac_82599EB:
+               IXGBE_WRITE_REG(hw, IXGBE_RTTBCNRM, 0x4);
+               break;
+       case ixgbe_mac_X540:
+               IXGBE_WRITE_REG(hw, IXGBE_RTTBCNRM, 0x14);
+               break;
+       default:
+               break;
+       }
+
        IXGBE_WRITE_REG(hw, IXGBE_RTTBCNRC, bcnrc_val);
 }
 
index 1eefc0c..e0d970e 100644 (file)
 #define IXGBE_RTTBCNRC_RF_INT_SHIFT    14
 #define IXGBE_RTTBCNRC_RF_INT_MASK     \
        (IXGBE_RTTBCNRC_RF_DEC_MASK << IXGBE_RTTBCNRC_RF_INT_SHIFT)
-
+#define IXGBE_RTTBCNRM    0x04980
 
 /* FCoE DMA Context Registers */
 #define IXGBE_FCPTRL    0x02410 /* FC User Desc. PTR Low */