/gcc/

author yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>

Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)

committer yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>

Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)
author yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>
Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)
committer yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>
Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)
diff --git a/gcc/ChangeLog.linaro b/gcc/ChangeLog.linaro

index 392b795..578d9d4 100644 (file)
--- a/gcc/ChangeLog.linaro
+++ b/gcc/ChangeLog.linaro
@@ -1,5 +1,99 @@
  2014-10-03  Yvan Roux  <yvan.roux@linaro.org>
  
+       Backport from trunk r215050, r215051, r215052, r215053, r215054,
+       r215055, r215056.
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/arm.md (vfp_pop_multiple_with_writeback): Use vldm
+       mnemonic instead of fldmfdd.
+       * config/arm/arm.c (vfp_output_fstmd): Rename to...
+       (vfp_output_vstmd): ... This.  Convert output to UAL syntax.
+       Output vpush when address register is SP.
+       * config/arm/arm-protos.h (vfp_output_fstmd): Rename to...
+       (vfp_output_vstmd): ... This.
+       * config/arm/vfp.md (push_multi_vfp): Update call to
+       vfp_output_vstmd.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/vfp.md (*movcc_vfp): Use UAL syntax.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/vfp.md (*sqrtsf2_vfp): Use UAL assembly syntax.
+       (*sqrtdf2_vfp): Likewise.
+       (*cmpsf_vfp): Likewise.
+       (*cmpsf_trap_vfp): Likewise.
+       (*cmpdf_vfp): Likewise.
+       (*cmpdf_trap_vfp): Likewise.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/vfp.md (*extendsfdf2_vfp): Use UAL assembly syntax.
+       (*truncdfsf2_vfp): Likewise.
+       (*truncsisf2_vfp): Likewise.
+       (*truncsidf2_vfp): Likewise.
+       (fixuns_truncsfsi2): Likewise.
+       (fixuns_truncdfsi2): Likewise.
+       (*floatsisf2_vfp): Likewise.
+       (*floatsidf2_vfp): Likewise.
+       (floatunssisf2): Likewise.
+       (floatunssidf2): Likewise.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/vfp.md (*mulsf3_vfp): Use UAL assembly syntax.
+       (*muldf3_vfp): Likewise.
+       (*mulsf3negsf_vfp): Likewise.
+       (*muldf3negdf_vfp): Likewise.
+       (*mulsf3addsf_vfp): Likewise.
+       (*muldf3adddf_vfp): Likewise.
+       (*mulsf3subsf_vfp): Likewise.
+       (*muldf3subdf_vfp): Likewise.
+       (*mulsf3negsfaddsf_vfp): Likewise.
+       (*fmuldf3negdfadddf_vfp): Likewise.
+       (*mulsf3negsfsubsf_vfp): Likewise.
+       (*muldf3negdfsubdf_vfp): Likewise.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/vfp.md (*abssf2_vfp): Use UAL assembly syntax.
+       (*absdf2_vfp): Likewise.
+       (*negsf2_vfp): Likewise.
+       (*negdf2_vfp): Likewise.
+       (*addsf3_vfp): Likewise.
+       (*adddf3_vfp): Likewise.
+       (*subsf3_vfp): Likewise.
+       (*subdf3_vfp): Likewise.
+       (*divsf3_vfp): Likewise.
+       (*divdf3_vfp): Likewise.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * config/arm/arm.c (output_move_vfp): Use UAL syntax for load/store
+       multiple.
+       (arm_print_operand): Don't convert real values to decimal
+       representation in default case.
+       (fp_immediate_constant): Delete.
+       * config/arm/arm-protos.h (fp_immediate_constant): Likewise.
+       * config/arm/vfp.md (*arm_movsi_vfp): Convert to VFP moves to UAL
+       syntax.
+       (*thumb2_movsi_vfp): Likewise.
+       (*movdi_vfp): Likewise.
+       (*movdi_vfp_cortexa8): Likewise.
+       (*movhf_vfp_neon): Likewise.
+       (*movhf_vfp): Likewise.
+       (*movsf_vfp): Likewise.
+       (*thumb2_movsf_vfp): Likewise.
+       (*movdf_vfp): Likewise.
+       (*thumb2_movdf_vfp): Likewise.
+       (*movsfcc_vfp): Likewise.
+       (*thumb2_movsfcc_vfp): Likewise.
+       (*movdfcc_vfp): Likewise.
+       (*thumb2_movdfcc_vfp): Likewise.
+
+2014-10-03  Yvan Roux  <yvan.roux@linaro.org>
+
         Backport from trunk r214959.
         2014-09-05  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
  
diff --git a/gcc/config/arm/arm-protos.h b/gcc/config/arm/arm-protos.h

index 74645ee..1ea249e 100644 (file)
--- a/gcc/config/arm/arm-protos.h
+++ b/gcc/config/arm/arm-protos.h
@@ -125,7 +125,6 @@ extern int arm_max_const_double_inline_cost (void);
  extern int arm_const_double_inline_cost (rtx);
  extern bool arm_const_double_by_parts (rtx);
  extern bool arm_const_double_by_immediates (rtx);
-extern const char *fp_immediate_constant (rtx);
  extern void arm_emit_call_insn (rtx, rtx);
  extern const char *output_call (rtx *);
  extern const char *output_call_mem (rtx *);
@@ -149,7 +148,7 @@ extern bool arm_is_long_call_p (tree);
  extern int    arm_emit_vector_const (FILE *, rtx);
  extern void arm_emit_fp16_const (rtx c);
  extern const char * arm_output_load_gr (rtx *);
-extern const char *vfp_output_fstmd (rtx *);
+extern const char *vfp_output_vstmd (rtx *);
  extern void arm_output_multireg_pop (rtx *, bool, rtx, bool, bool);
  extern void arm_set_return_address (rtx, rtx);
  extern int arm_eliminable_register (rtx);
diff --git a/gcc/config/arm/arm.c b/gcc/config/arm/arm.c

index 294767d..5241b7f 100644 (file)
--- a/gcc/config/arm/arm.c
+++ b/gcc/config/arm/arm.c
@@ -17490,24 +17490,7 @@ arm_reorg (void)
  \f
  /* Routines to output assembly language.  */
  
-/* If the rtx is the correct value then return the string of the number.
-   In this way we can ensure that valid double constants are generated even
-   when cross compiling.  */
-const char *
-fp_immediate_constant (rtx x)
-{
-  REAL_VALUE_TYPE r;
-
-  if (!fp_consts_inited)
-    init_fp_table ();
-
-  REAL_VALUE_FROM_CONST_DOUBLE (r, x);
-
-  gcc_assert (REAL_VALUES_EQUAL (r, value_fp0));
-  return "0";
-}
-
-/* As for fp_immediate_constant, but value is passed directly, not in rtx.  */
+/* Return string representation of passed in real value.  */
  static const char *
  fp_const_from_val (REAL_VALUE_TYPE *r)
  {
@@ -17598,14 +17581,22 @@ arm_output_multireg_pop (rtx *operands, bool return_pc, rtx cond, bool reverse,
  /* Output the assembly for a store multiple.  */
  
  const char *
-vfp_output_fstmd (rtx * operands)
+vfp_output_vstmd (rtx * operands)
  {
    char pattern[100];
    int p;
    int base;
    int i;
+  rtx addr_reg = REG_P (XEXP (operands[0], 0))
+                  ? XEXP (operands[0], 0)
+                  : XEXP (XEXP (operands[0], 0), 0);
+  bool push_p =  REGNO (addr_reg) == SP_REGNUM;
+
+  if (push_p)
+    strcpy (pattern, "vpush%?.64\t{%P1");
+  else
+    strcpy (pattern, "vstmdb%?.64\t%m0!, {%P1");
  
-  strcpy (pattern, "fstmfdd%?\t%m0!, {%P1");
    p = strlen (pattern);
  
    gcc_assert (REG_P (operands[1]));
@@ -18412,19 +18403,19 @@ output_move_vfp (rtx *operands)
    switch (GET_CODE (addr))
      {
      case PRE_DEC:
-      templ = "f%smdb%c%%?\t%%0!, {%%%s1}%s";
+      templ = "v%smdb%%?.%s\t%%0!, {%%%s1}%s";
        ops[0] = XEXP (addr, 0);
        ops[1] = reg;
        break;
  
      case POST_INC:
-      templ = "f%smia%c%%?\t%%0!, {%%%s1}%s";
+      templ = "v%smia%%?.%s\t%%0!, {%%%s1}%s";
        ops[0] = XEXP (addr, 0);
        ops[1] = reg;
        break;
  
      default:
-      templ = "f%s%c%%?\t%%%s0, %%1%s";
+      templ = "v%sr%%?.%s\t%%%s0, %%1%s";
        ops[0] = reg;
        ops[1] = mem;
        break;
@@ -18432,7 +18423,7 @@ output_move_vfp (rtx *operands)
  
    sprintf (buff, templ,
            load ? "ld" : "st",
-          dp ? 'd' : 's',
+          dp ? "64" : "32",
            dp ? "P" : "",
            integer_p ? "\t%@ int" : "");
    output_asm_insn (buff, ops);
@@ -22072,15 +22063,12 @@ arm_print_operand (FILE *stream, rtx x, int code)
           break;
  
         case CONST_DOUBLE:
-          if (TARGET_NEON)
-            {
-              char fpstr[20];
-              real_to_decimal (fpstr, CONST_DOUBLE_REAL_VALUE (x),
-                              sizeof (fpstr), 0, 1);
-              fprintf (stream, "#%s", fpstr);
-            }
-          else
-           fprintf (stream, "#%s", fp_immediate_constant (x));
+         {
+            char fpstr[20];
+            real_to_decimal (fpstr, CONST_DOUBLE_REAL_VALUE (x),
+                             sizeof (fpstr), 0, 1);
+            fprintf (stream, "#%s", fpstr);
+         }
           break;
  
         default:
diff --git a/gcc/config/arm/arm.md b/gcc/config/arm/arm.md

index a009987..0a695f6 100644 (file)
--- a/gcc/config/arm/arm.md
+++ b/gcc/config/arm/arm.md
@@ -12179,7 +12179,7 @@
      int num_regs = XVECLEN (operands[0], 0);
      char pattern[100];
      rtx op_list[2];
-    strcpy (pattern, \"fldmfdd\\t\");
+    strcpy (pattern, \"vldm\\t\");
      strcat (pattern, reg_names[REGNO (SET_DEST (XVECEXP (operands[0], 0, 0)))]);
      strcat (pattern, \"!, {\");
      op_list[0] = XEXP (XVECEXP (operands[0], 0, 1), 0);
diff --git a/gcc/config/arm/vfp.md b/gcc/config/arm/vfp.md

index af75f9d..c0e245c 100644 (file)
--- a/gcc/config/arm/vfp.md
+++ b/gcc/config/arm/vfp.md
@@ -41,11 +41,11 @@
      case 5:
        return \"str%?\\t%1, %0\";
      case 6:
-      return \"fmsr%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?\\t%0, %1\\t%@ int\";
      case 7:
-      return \"fmrs%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?\\t%0, %1\\t%@ int\";
      case 8:
-      return \"fcpys%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?.f32\\t%0, %1\\t%@ int\";
      case 9: case 10:
        return output_move_vfp (operands);
      default:
@@ -87,11 +87,11 @@
      case 8:
        return \"str%?\\t%1, %0\";
      case 9:
-      return \"fmsr%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?\\t%0, %1\\t%@ int\";
      case 10:
-      return \"fmrs%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?\\t%0, %1\\t%@ int\";
      case 11:
-      return \"fcpys%?\\t%0, %1\\t%@ int\";
+      return \"vmov%?.f32\\t%0, %1\\t%@ int\";
      case 12: case 13:
        return output_move_vfp (operands);
      default:
@@ -130,14 +130,14 @@
      case 6:
        return output_move_double (operands, true, NULL);
      case 7:
-      return \"fmdrr%?\\t%P0, %Q1, %R1\\t%@ int\";
+      return \"vmov%?\\t%P0, %Q1, %R1\\t%@ int\";
      case 8:
-      return \"fmrrd%?\\t%Q0, %R0, %P1\\t%@ int\";
+      return \"vmov%?\\t%Q0, %R0, %P1\\t%@ int\";
      case 9:
        if (TARGET_VFP_SINGLE)
-       return \"fcpys%?\\t%0, %1\\t%@ int\;fcpys%?\\t%p0, %p1\\t%@ int\";
+       return \"vmov%?.f32\\t%0, %1\\t%@ int\;vmov%?.f32\\t%p0, %p1\\t%@ int\";
        else
-       return \"fcpyd%?\\t%P0, %P1\\t%@ int\";
+       return \"vmov%?.f64\\t%P0, %P1\\t%@ int\";
      case 10: case 11:
        return output_move_vfp (operands);
      default:
@@ -181,11 +181,11 @@
      case 6:
        return output_move_double (operands, true, NULL);
      case 7:
-      return \"fmdrr%?\\t%P0, %Q1, %R1\\t%@ int\";
+      return \"vmov%?\\t%P0, %Q1, %R1\\t%@ int\";
      case 8:
-      return \"fmrrd%?\\t%Q0, %R0, %P1\\t%@ int\";
+      return \"vmov%?\\t%Q0, %R0, %P1\\t%@ int\";
      case 9:
-      return \"fcpyd%?\\t%P0, %P1\\t%@ int\";
+      return \"vmov%?.f64\\t%P0, %P1\\t%@ int\";
      case 10: case 11:
        return output_move_vfp (operands);
      default:
@@ -229,13 +229,13 @@
      case 3:     /* memory from ARM register */
        return \"strh\\t%1, %0\\t%@ __fp16\";
      case 4:    /* S register from S register */
-      return \"fcpys\\t%0, %1\";
+      return \"vmov.f32\\t%0, %1\";
      case 5:    /* ARM register from ARM register */
        return \"mov\\t%0, %1\\t%@ __fp16\";
      case 6:    /* S register from ARM register */
-      return \"fmsr\\t%0, %1\";
+      return \"vmov\\t%0, %1\";
      case 7:    /* ARM register from S register */
-      return \"fmrs\\t%0, %1\";
+      return \"vmov\\t%0, %1\";
      case 8:    /* ARM register from constant */
        {
          REAL_VALUE_TYPE r;
@@ -280,13 +280,13 @@
      case 1:     /* memory from ARM register */
        return \"strh\\t%1, %0\\t%@ __fp16\";
      case 2:    /* S register from S register */
-      return \"fcpys\\t%0, %1\";
+      return \"vmov.f32\\t%0, %1\";
      case 3:    /* ARM register from ARM register */
        return \"mov\\t%0, %1\\t%@ __fp16\";
      case 4:    /* S register from ARM register */
-      return \"fmsr\\t%0, %1\";
+      return \"vmov\\t%0, %1\";
      case 5:    /* ARM register from S register */
-      return \"fmrs\\t%0, %1\";
+      return \"vmov\\t%0, %1\";
      case 6:    /* ARM register from constant */
        {
          REAL_VALUE_TYPE r;
@@ -322,7 +322,7 @@
  
  (define_insn "*movsf_vfp"
    [(set (match_operand:SF 0 "nonimmediate_operand" "=t,?r,t ,t  ,Uv,r ,m,t,r")
-       (match_operand:SF 1 "general_operand"      " ?r,t,Dv,UvE,t, mE,r,t,r"))]
+        (match_operand:SF 1 "general_operand"     " ?r,t,Dv,UvE,t, mE,r,t,r"))]
    "TARGET_ARM && TARGET_HARD_FLOAT && TARGET_VFP
     && (   s_register_operand (operands[0], SFmode)
         || s_register_operand (operands[1], SFmode))"
@@ -330,11 +330,11 @@
    switch (which_alternative)
      {
      case 0:
-      return \"fmsr%?\\t%0, %1\";
+      return \"vmov%?\\t%0, %1\";
      case 1:
-      return \"fmrs%?\\t%0, %1\";
+      return \"vmov%?\\t%0, %1\";
      case 2:
-      return \"fconsts%?\\t%0, #%G1\";
+      return \"vmov%?.f32\\t%0, %1\";
      case 3: case 4:
        return output_move_vfp (operands);
      case 5:
@@ -342,7 +342,7 @@
      case 6:
        return \"str%?\\t%1, %0\\t%@ float\";
      case 7:
-      return \"fcpys%?\\t%0, %1\";
+      return \"vmov%?.f32\\t%0, %1\";
      case 8:
        return \"mov%?\\t%0, %1\\t%@ float\";
      default:
@@ -366,11 +366,11 @@
    switch (which_alternative)
      {
      case 0:
-      return \"fmsr%?\\t%0, %1\";
+      return \"vmov%?\\t%0, %1\";
      case 1:
-      return \"fmrs%?\\t%0, %1\";
+      return \"vmov%?\\t%0, %1\";
      case 2:
-      return \"fconsts%?\\t%0, #%G1\";
+      return \"vmov%?.f32\\t%0, %1\";
      case 3: case 4:
        return output_move_vfp (operands);
      case 5:
@@ -378,7 +378,7 @@
      case 6:
        return \"str%?\\t%1, %0\\t%@ float\";
      case 7:
-      return \"fcpys%?\\t%0, %1\";
+      return \"vmov%?.f32\\t%0, %1\";
      case 8:
        return \"mov%?\\t%0, %1\\t%@ float\";
      default:
@@ -406,21 +406,21 @@
      switch (which_alternative)
        {
        case 0:
-       return \"fmdrr%?\\t%P0, %Q1, %R1\";
+       return \"vmov%?\\t%P0, %Q1, %R1\";
        case 1:
-       return \"fmrrd%?\\t%Q0, %R0, %P1\";
+       return \"vmov%?\\t%Q0, %R0, %P1\";
        case 2:
         gcc_assert (TARGET_VFP_DOUBLE);
-        return \"fconstd%?\\t%P0, #%G1\";
+        return \"vmov%?.f64\\t%P0, %1\";
        case 3: case 4:
         return output_move_vfp (operands);
        case 5: case 6:
         return output_move_double (operands, true, NULL);
        case 7:
         if (TARGET_VFP_SINGLE)
-         return \"fcpys%?\\t%0, %1\;fcpys%?\\t%p0, %p1\";
+         return \"vmov%?.f32\\t%0, %1\;vmov%?.f32\\t%p0, %p1\";
         else
-         return \"fcpyd%?\\t%P0, %P1\";
+         return \"vmov%?.f64\\t%P0, %P1\";
        case 8:
          return \"#\";
        default:
@@ -453,21 +453,21 @@
      switch (which_alternative)
        {
        case 0:
-       return \"fmdrr%?\\t%P0, %Q1, %R1\";
+       return \"vmov%?\\t%P0, %Q1, %R1\";
        case 1:
-       return \"fmrrd%?\\t%Q0, %R0, %P1\";
+       return \"vmov%?\\t%Q0, %R0, %P1\";
        case 2:
         gcc_assert (TARGET_VFP_DOUBLE);
-       return \"fconstd%?\\t%P0, #%G1\";
+       return \"vmov%?.f64\\t%P0, %1\";
        case 3: case 4:
         return output_move_vfp (operands);
        case 5: case 6: case 8:
         return output_move_double (operands, true, NULL);
        case 7:
         if (TARGET_VFP_SINGLE)
-         return \"fcpys%?\\t%0, %1\;fcpys%?\\t%p0, %p1\";
+         return \"vmov%?.f32\\t%0, %1\;vmov%?.f32\\t%p0, %p1\";
         else
-         return \"fcpyd%?\\t%P0, %P1\";
+         return \"vmov%?.f64\\t%P0, %P1\";
        default:
         abort ();
        }
@@ -498,15 +498,15 @@
           (match_operand:SF 2 "s_register_operand" "t,0,t,?r,0,?r,t,0,t")))]
    "TARGET_ARM && TARGET_HARD_FLOAT && TARGET_VFP"
    "@
-   fcpys%D3\\t%0, %2
-   fcpys%d3\\t%0, %1
-   fcpys%D3\\t%0, %2\;fcpys%d3\\t%0, %1
-   fmsr%D3\\t%0, %2
-   fmsr%d3\\t%0, %1
-   fmsr%D3\\t%0, %2\;fmsr%d3\\t%0, %1
-   fmrs%D3\\t%0, %2
-   fmrs%d3\\t%0, %1
-   fmrs%D3\\t%0, %2\;fmrs%d3\\t%0, %1"
+   vmov%D3.f32\\t%0, %2
+   vmov%d3.f32\\t%0, %1
+   vmov%D3.f32\\t%0, %2\;vmov%d3.f32\\t%0, %1
+   vmov%D3\\t%0, %2
+   vmov%d3\\t%0, %1
+   vmov%D3\\t%0, %2\;vmov%d3\\t%0, %1
+   vmov%D3\\t%0, %2
+   vmov%d3\\t%0, %1
+   vmov%D3\\t%0, %2\;vmov%d3\\t%0, %1"
     [(set_attr "conds" "use")
      (set_attr "length" "4,4,8,4,4,8,4,4,8")
      (set_attr "type" "fmov,fmov,fmov,f_mcr,f_mcr,f_mcr,f_mrc,f_mrc,f_mrc")]
@@ -521,15 +521,15 @@
           (match_operand:SF 2 "s_register_operand" "t,0,t,?r,0,?r,t,0,t")))]
    "TARGET_THUMB2 && TARGET_HARD_FLOAT && TARGET_VFP && !arm_restrict_it"
    "@
-   it\\t%D3\;fcpys%D3\\t%0, %2
-   it\\t%d3\;fcpys%d3\\t%0, %1
-   ite\\t%D3\;fcpys%D3\\t%0, %2\;fcpys%d3\\t%0, %1
-   it\\t%D3\;fmsr%D3\\t%0, %2
-   it\\t%d3\;fmsr%d3\\t%0, %1
-   ite\\t%D3\;fmsr%D3\\t%0, %2\;fmsr%d3\\t%0, %1
-   it\\t%D3\;fmrs%D3\\t%0, %2
-   it\\t%d3\;fmrs%d3\\t%0, %1
-   ite\\t%D3\;fmrs%D3\\t%0, %2\;fmrs%d3\\t%0, %1"
+   it\\t%D3\;vmov%D3.f32\\t%0, %2
+   it\\t%d3\;vmov%d3.f32\\t%0, %1
+   ite\\t%D3\;vmov%D3.f32\\t%0, %2\;vmov%d3.f32\\t%0, %1
+   it\\t%D3\;vmov%D3\\t%0, %2
+   it\\t%d3\;vmov%d3\\t%0, %1
+   ite\\t%D3\;vmov%D3\\t%0, %2\;vmov%d3\\t%0, %1
+   it\\t%D3\;vmov%D3\\t%0, %2
+   it\\t%d3\;vmov%d3\\t%0, %1
+   ite\\t%D3\;vmov%D3\\t%0, %2\;vmov%d3\\t%0, %1"
     [(set_attr "conds" "use")
      (set_attr "length" "6,6,10,6,6,10,6,6,10")
      (set_attr "type" "fmov,fmov,fmov,f_mcr,f_mcr,f_mcr,f_mrc,f_mrc,f_mrc")]
@@ -544,15 +544,15 @@
           (match_operand:DF 2 "s_register_operand" "w,0,w,?r,0,?r,w,0,w")))]
    "TARGET_ARM && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
    "@
-   fcpyd%D3\\t%P0, %P2
-   fcpyd%d3\\t%P0, %P1
-   fcpyd%D3\\t%P0, %P2\;fcpyd%d3\\t%P0, %P1
-   fmdrr%D3\\t%P0, %Q2, %R2
-   fmdrr%d3\\t%P0, %Q1, %R1
-   fmdrr%D3\\t%P0, %Q2, %R2\;fmdrr%d3\\t%P0, %Q1, %R1
-   fmrrd%D3\\t%Q0, %R0, %P2
-   fmrrd%d3\\t%Q0, %R0, %P1
-   fmrrd%D3\\t%Q0, %R0, %P2\;fmrrd%d3\\t%Q0, %R0, %P1"
+   vmov%D3.f64\\t%P0, %P2
+   vmov%d3.f64\\t%P0, %P1
+   vmov%D3.f64\\t%P0, %P2\;vmov%d3.f64\\t%P0, %P1
+   vmov%D3\\t%P0, %Q2, %R2
+   vmov%d3\\t%P0, %Q1, %R1
+   vmov%D3\\t%P0, %Q2, %R2\;vmov%d3\\t%P0, %Q1, %R1
+   vmov%D3\\t%Q0, %R0, %P2
+   vmov%d3\\t%Q0, %R0, %P1
+   vmov%D3\\t%Q0, %R0, %P2\;vmov%d3\\t%Q0, %R0, %P1"
     [(set_attr "conds" "use")
      (set_attr "length" "4,4,8,4,4,8,4,4,8")
      (set_attr "type" "ffarithd,ffarithd,ffarithd,f_mcr,f_mcr,f_mcr,f_mrrc,f_mrrc,f_mrrc")]
@@ -567,15 +567,15 @@
           (match_operand:DF 2 "s_register_operand" "w,0,w,?r,0,?r,w,0,w")))]
    "TARGET_THUMB2 && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE && !arm_restrict_it"
    "@
-   it\\t%D3\;fcpyd%D3\\t%P0, %P2
-   it\\t%d3\;fcpyd%d3\\t%P0, %P1
-   ite\\t%D3\;fcpyd%D3\\t%P0, %P2\;fcpyd%d3\\t%P0, %P1
-   it\t%D3\;fmdrr%D3\\t%P0, %Q2, %R2
-   it\t%d3\;fmdrr%d3\\t%P0, %Q1, %R1
-   ite\\t%D3\;fmdrr%D3\\t%P0, %Q2, %R2\;fmdrr%d3\\t%P0, %Q1, %R1
-   it\t%D3\;fmrrd%D3\\t%Q0, %R0, %P2
-   it\t%d3\;fmrrd%d3\\t%Q0, %R0, %P1
-   ite\\t%D3\;fmrrd%D3\\t%Q0, %R0, %P2\;fmrrd%d3\\t%Q0, %R0, %P1"
+   it\\t%D3\;vmov%D3.f64\\t%P0, %P2
+   it\\t%d3\;vmov%d3.f64\\t%P0, %P1
+   ite\\t%D3\;vmov%D3.f64\\t%P0, %P2\;vmov%d3.f64\\t%P0, %P1
+   it\t%D3\;vmov%D3\\t%P0, %Q2, %R2
+   it\t%d3\;vmov%d3\\t%P0, %Q1, %R1
+   ite\\t%D3\;vmov%D3\\t%P0, %Q2, %R2\;vmov%d3\\t%P0, %Q1, %R1
+   it\t%D3\;vmov%D3\\t%Q0, %R0, %P2
+   it\t%d3\;vmov%d3\\t%Q0, %R0, %P1
+   ite\\t%D3\;vmov%D3\\t%Q0, %R0, %P2\;vmov%d3\\t%Q0, %R0, %P1"
     [(set_attr "conds" "use")
      (set_attr "length" "6,6,10,6,6,10,6,6,10")
      (set_attr "type" "ffarithd,ffarithd,ffarithd,f_mcr,f_mcr,f_mcrr,f_mrrc,f_mrrc,f_mrrc")]
@@ -588,7 +588,7 @@
    [(set (match_operand:SF        0 "s_register_operand" "=t")
         (abs:SF (match_operand:SF 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fabss%?\\t%0, %1"
+  "vabs%?.f32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "ffariths")]
@@ -598,7 +598,7 @@
    [(set (match_operand:DF        0 "s_register_operand" "=w")
         (abs:DF (match_operand:DF 1 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fabsd%?\\t%P0, %P1"
+  "vabs%?.f64\\t%P0, %P1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "ffarithd")]
@@ -609,7 +609,7 @@
         (neg:SF (match_operand:SF 1 "s_register_operand" "t,r")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
    "@
-   fnegs%?\\t%0, %1
+   vneg%?.f32\\t%0, %1
     eor%?\\t%0, %1, #-2147483648"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
@@ -621,7 +621,7 @@
         (neg:DF (match_operand:DF 1 "s_register_operand" "w,0,r")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
    "@
-   fnegd%?\\t%P0, %P1
+   vneg%?.f64\\t%P0, %P1
     #
     #"
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE && reload_completed
@@ -671,7 +671,7 @@
         (plus:SF (match_operand:SF 1 "s_register_operand" "t")
                  (match_operand:SF 2 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fadds%?\\t%0, %1, %2"
+  "vadd%?.f32\\t%0, %1, %2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fadds")]
@@ -682,7 +682,7 @@
         (plus:DF (match_operand:DF 1 "s_register_operand" "w")
                  (match_operand:DF 2 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "faddd%?\\t%P0, %P1, %P2"
+  "vadd%?.f64\\t%P0, %P1, %P2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "faddd")]
@@ -694,7 +694,7 @@
         (minus:SF (match_operand:SF 1 "s_register_operand" "t")
                   (match_operand:SF 2 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fsubs%?\\t%0, %1, %2"
+  "vsub%?.f32\\t%0, %1, %2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fadds")]
@@ -705,7 +705,7 @@
         (minus:DF (match_operand:DF 1 "s_register_operand" "w")
                   (match_operand:DF 2 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fsubd%?\\t%P0, %P1, %P2"
+  "vsub%?.f64\\t%P0, %P1, %P2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "faddd")]
@@ -719,7 +719,7 @@
         (div:SF (match_operand:SF 1 "s_register_operand" "t")
                 (match_operand:SF 2 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fdivs%?\\t%0, %1, %2"
+  "vdiv%?.f32\\t%0, %1, %2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fdivs")]
@@ -730,7 +730,7 @@
         (div:DF (match_operand:DF 1 "s_register_operand" "w")
                 (match_operand:DF 2 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fdivd%?\\t%P0, %P1, %P2"
+  "vdiv%?.f64\\t%P0, %P1, %P2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fdivd")]
@@ -744,7 +744,7 @@
         (mult:SF (match_operand:SF 1 "s_register_operand" "t")
                  (match_operand:SF 2 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fmuls%?\\t%0, %1, %2"
+  "vmul%?.f32\\t%0, %1, %2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmuls")]
@@ -755,7 +755,7 @@
         (mult:DF (match_operand:DF 1 "s_register_operand" "w")
                  (match_operand:DF 2 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fmuld%?\\t%P0, %P1, %P2"
+  "vmul%?.f64\\t%P0, %P1, %P2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmuld")]
@@ -766,7 +766,7 @@
         (mult:SF (neg:SF (match_operand:SF 1 "s_register_operand" "t"))
                  (match_operand:SF         2 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fnmuls%?\\t%0, %1, %2"
+  "vnmul%?.f32\\t%0, %1, %2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmuls")]
@@ -777,7 +777,7 @@
         (mult:DF (neg:DF (match_operand:DF 1 "s_register_operand" "w"))
                  (match_operand:DF         2 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fnmuld%?\\t%P0, %P1, %P2"
+  "vnmul%?.f64\\t%P0, %P1, %P2"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmuld")]
@@ -793,7 +793,7 @@
                           (match_operand:SF 3 "s_register_operand" "t"))
                  (match_operand:SF          1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fmacs%?\\t%0, %2, %3"
+  "vmla%?.f32\\t%0, %2, %3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacs")]
@@ -805,7 +805,7 @@
                           (match_operand:DF 3 "s_register_operand" "w"))
                  (match_operand:DF          1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fmacd%?\\t%P0, %P2, %P3"
+  "vmla%?.f64\\t%P0, %P2, %P3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacd")]
@@ -818,7 +818,7 @@
                            (match_operand:SF 3 "s_register_operand" "t"))
                   (match_operand:SF          1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fmscs%?\\t%0, %2, %3"
+  "vnmls%?.f32\\t%0, %2, %3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacs")]
@@ -830,7 +830,7 @@
                            (match_operand:DF 3 "s_register_operand" "w"))
                   (match_operand:DF          1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fmscd%?\\t%P0, %P2, %P3"
+  "vnmls%?.f64\\t%P0, %P2, %P3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacd")]
@@ -843,7 +843,7 @@
                   (mult:SF (match_operand:SF 2 "s_register_operand" "t")
                            (match_operand:SF 3 "s_register_operand" "t"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fnmacs%?\\t%0, %2, %3"
+  "vmls%?.f32\\t%0, %2, %3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacs")]
@@ -855,7 +855,7 @@
                   (mult:DF (match_operand:DF 2 "s_register_operand" "w")
                            (match_operand:DF 3 "s_register_operand" "w"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fnmacd%?\\t%P0, %P2, %P3"
+  "vmls%?.f64\\t%P0, %P2, %P3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacd")]
@@ -870,7 +870,7 @@
                     (match_operand:SF         3 "s_register_operand" "t"))
                   (match_operand:SF           1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fnmscs%?\\t%0, %2, %3"
+  "vnmla%?.f32\\t%0, %2, %3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacs")]
@@ -883,7 +883,7 @@
                     (match_operand:DF         3 "s_register_operand" "w"))
                   (match_operand:DF           1 "s_register_operand" "0")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fnmscd%?\\t%P0, %P2, %P3"
+  "vnmla%?.f64\\t%P0, %P2, %P3"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fmacd")]
@@ -948,7 +948,7 @@
    [(set (match_operand:DF                 0 "s_register_operand" "=w")
         (float_extend:DF (match_operand:SF 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fcvtds%?\\t%P0, %1"
+  "vcvt%?.f64.f32\\t%P0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvt")]
@@ -958,7 +958,7 @@
    [(set (match_operand:SF                 0 "s_register_operand" "=t")
         (float_truncate:SF (match_operand:DF 1 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fcvtsd%?\\t%0, %P1"
+  "vcvt%?.f32.f64\\t%0, %P1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvt")]
@@ -988,7 +988,7 @@
    [(set (match_operand:SI                0 "s_register_operand" "=t")
         (fix:SI (fix:SF (match_operand:SF 1 "s_register_operand" "t"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "ftosizs%?\\t%0, %1"
+  "vcvt%?.s32.f32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvtf2i")]
@@ -998,7 +998,7 @@
    [(set (match_operand:SI                0 "s_register_operand" "=t")
         (fix:SI (fix:DF (match_operand:DF 1 "s_register_operand" "w"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "ftosizd%?\\t%0, %P1"
+  "vcvt%?.s32.f64\\t%0, %P1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvtf2i")]
@@ -1009,7 +1009,7 @@
    [(set (match_operand:SI                0 "s_register_operand" "=t")
         (unsigned_fix:SI (fix:SF (match_operand:SF 1 "s_register_operand" "t"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "ftouizs%?\\t%0, %1"
+  "vcvt%?.u32.f32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvtf2i")]
@@ -1019,7 +1019,7 @@
    [(set (match_operand:SI                0 "s_register_operand" "=t")
         (unsigned_fix:SI (fix:DF (match_operand:DF 1 "s_register_operand" "t"))))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "ftouizd%?\\t%0, %P1"
+  "vcvt%?.u32.f64\\t%0, %P1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvtf2i")]
@@ -1030,7 +1030,7 @@
    [(set (match_operand:SF          0 "s_register_operand" "=t")
         (float:SF (match_operand:SI 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fsitos%?\\t%0, %1"
+  "vcvt%?.f32.s32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvti2f")]
@@ -1040,7 +1040,7 @@
    [(set (match_operand:DF          0 "s_register_operand" "=w")
         (float:DF (match_operand:SI 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fsitod%?\\t%P0, %1"
+  "vcvt%?.f64.s32\\t%P0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvti2f")]
@@ -1051,7 +1051,7 @@
    [(set (match_operand:SF          0 "s_register_operand" "=t")
         (unsigned_float:SF (match_operand:SI 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fuitos%?\\t%0, %1"
+  "vcvt%?.f32.u32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvti2f")]
@@ -1061,7 +1061,7 @@
    [(set (match_operand:DF          0 "s_register_operand" "=w")
         (unsigned_float:DF (match_operand:SI 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fuitod%?\\t%P0, %1"
+  "vcvt%?.f64.u32\\t%P0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "f_cvti2f")]
@@ -1074,7 +1074,7 @@
    [(set (match_operand:SF         0 "s_register_operand" "=t")
         (sqrt:SF (match_operand:SF 1 "s_register_operand" "t")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fsqrts%?\\t%0, %1"
+  "vsqrt%?.f32\\t%0, %1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fsqrts")]
@@ -1084,7 +1084,7 @@
    [(set (match_operand:DF         0 "s_register_operand" "=w")
         (sqrt:DF (match_operand:DF 1 "s_register_operand" "w")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
-  "fsqrtd%?\\t%P0, %P1"
+  "vsqrt%?.f64\\t%P0, %P1"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fsqrtd")]
@@ -1097,7 +1097,7 @@
    [(set (reg CC_REGNUM)
         (reg VFPCC_REGNUM))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "fmstat%?"
+  "vmrs%?\\tAPSR_nzcv, FPSCR"
    [(set_attr "conds" "set")
     (set_attr "type" "f_flag")]
  )
@@ -1165,14 +1165,17 @@
  
  ;; Comparison patterns
  
+;; In the compare with FP zero case the ARM Architecture Reference Manual
+;; specifies the immediate to be #0.0.  However, some buggy assemblers only
+;; accept #0.  We don't want to autodetect broken assemblers, so output #0.
  (define_insn "*cmpsf_vfp"
    [(set (reg:CCFP VFPCC_REGNUM)
         (compare:CCFP (match_operand:SF 0 "s_register_operand"  "t,t")
                       (match_operand:SF 1 "vfp_compare_operand" "t,G")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
    "@
-   fcmps%?\\t%0, %1
-   fcmpzs%?\\t%0"
+   vcmp%?.f32\\t%0, %1
+   vcmp%?.f32\\t%0, #0"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fcmps")]
@@ -1184,8 +1187,8 @@
                        (match_operand:SF 1 "vfp_compare_operand" "t,G")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
    "@
-   fcmpes%?\\t%0, %1
-   fcmpezs%?\\t%0"
+   vcmpe%?.f32\\t%0, %1
+   vcmpe%?.f32\\t%0, #0"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fcmps")]
@@ -1197,8 +1200,8 @@
                       (match_operand:DF 1 "vfp_compare_operand" "w,G")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
    "@
-   fcmpd%?\\t%P0, %P1
-   fcmpzd%?\\t%P0"
+   vcmp%?.f64\\t%P0, %P1
+   vcmp%?.f64\\t%P0, #0"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fcmpd")]
@@ -1210,8 +1213,8 @@
                        (match_operand:DF 1 "vfp_compare_operand" "w,G")))]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP_DOUBLE"
    "@
-   fcmped%?\\t%P0, %P1
-   fcmpezd%?\\t%P0"
+   vcmpe%?.f64\\t%P0, %P1
+   vcmpe%?.f64\\t%P0, #0"
    [(set_attr "predicable" "yes")
     (set_attr "predicable_short_it" "no")
     (set_attr "type" "fcmpd")]
@@ -1272,7 +1275,7 @@
           (unspec:BLK [(match_operand:DF 1 "vfp_register_operand" "")]
                       UNSPEC_PUSH_MULT))])]
    "TARGET_32BIT && TARGET_HARD_FLOAT && TARGET_VFP"
-  "* return vfp_output_fstmd (operands);"
+  "* return vfp_output_vstmd (operands);"
    [(set_attr "type" "f_stored")]
  )
  
diff --git a/gcc/testsuite/ChangeLog.linaro b/gcc/testsuite/ChangeLog.linaro

index 7e0323d..1786685 100644 (file)
--- a/gcc/testsuite/ChangeLog.linaro
+++ b/gcc/testsuite/ChangeLog.linaro
@@ -1,3 +1,35 @@
+2014-10-03  Yvan Roux  <yvan.roux@linaro.org>
+
+       Backport from trunk r215050, r215051, r215052, r215053, r215054.
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * gcc.target/arm/vfp-1.c: Updated expected assembly.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * gcc.target/arm/vfp-1.c: Updated expected assembly.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * gcc.target/arm/vfp-1.c: Updated expected assembly.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * gcc.target/arm/vfp-1.c: Updated expected assembly.
+
+       2014-09-09  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
+
+       * gcc.target/arm/pr51835.c: Update expected assembly.
+       * gcc.target/arm/vfp-1.c: Likewise.
+       * gcc.target/arm/vfp-ldmdbd.c: Likewise.
+       * gcc.target/arm/vfp-ldmdbs.c: Likewise.
+       * gcc.target/arm/vfp-ldmiad.c: Likewise.
+       * gcc.target/arm/vfp-ldmias.c: Likewise.
+       * gcc.target/arm/vfp-stmdbd.c: Likewise.
+       * gcc.target/arm/vfp-stmdbs.c: Likewise.
+       * gcc.target/arm/vfp-stmiad.c: Likewise.
+       * gcc.target/arm/vfp-stmias.c: Likewise.
+
  2014-09-10  Yvan Roux  <yvan.roux@linaro.org>
  
         GCC Linaro 4.9-2014.09 released.
diff --git a/gcc/testsuite/gcc.target/arm/pr51835.c b/gcc/testsuite/gcc.target/arm/pr51835.c

index 6d462d9..128b9d5 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/pr51835.c
+++ b/gcc/testsuite/gcc.target/arm/pr51835.c
@@ -13,5 +13,5 @@ unsigned int func2 (double d)
    return (unsigned int)d;
  }
  
-/* { dg-final { scan-assembler-times "fmrrd\[\\t \]+r0,\[\\t \]*r1,\[\\t \]*d0" 2 { target { arm_little_endian } } } } */
-/* { dg-final { scan-assembler-times "fmrrd\[\\t \]+r1,\[\\t \]*r0,\[\\t \]*d0" 2 { target { ! arm_little_endian } } } } */
+/* { dg-final { scan-assembler-times "vmov\[\\t \]+r0,\[\\t \]*r1,\[\\t \]*d0" 2 { target { arm_little_endian } } } } */
+/* { dg-final { scan-assembler-times "vmov\[\\t \]+r1,\[\\t \]*r0,\[\\t \]*d0" 2 { target { ! arm_little_endian } } } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-1.c b/gcc/testsuite/gcc.target/arm/vfp-1.c

index d6d9c46..8ceef2b 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-1.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-1.c
@@ -11,40 +11,40 @@ volatile float f1, f2, f3;
  
  void test_sf() {
    /* abssf2_vfp */
-  /* { dg-final { scan-assembler "fabss" } } */
+  /* { dg-final { scan-assembler "vabs.f32" } } */
    f1 = fabsf (f1);
    /* negsf2_vfp */
-  /* { dg-final { scan-assembler "fnegs" } } */
+  /* { dg-final { scan-assembler "vneg.f32" } } */
    f1 = -f1;
    /* addsf3_vfp */
-  /* { dg-final { scan-assembler "fadds" } } */
+  /* { dg-final { scan-assembler "vadd.f32" } } */
    f1 = f2 + f3;
    /* subsf3_vfp */
-  /* { dg-final { scan-assembler "fsubs" } } */
+  /* { dg-final { scan-assembler "vsub.f32" } } */
    f1 = f2 - f3;
    /* divsf3_vfp */
-  /* { dg-final { scan-assembler "fdivs" } } */
+  /* { dg-final { scan-assembler "vdiv.f32" } } */
    f1 = f2 / f3;
    /* mulsf3_vfp */
-  /* { dg-final { scan-assembler "fmuls" } } */
+  /* { dg-final { scan-assembler "vmul.f32" } } */
    f1 = f2 * f3;
    /* mulsf3negsf_vfp */
-  /* { dg-final { scan-assembler "fnmuls" } } */
+  /* { dg-final { scan-assembler "vnmul.f32" } } */
    f1 = -f2 * f3;
    /* mulsf3addsf_vfp */
-  /* { dg-final { scan-assembler "fmacs" } } */
+  /* { dg-final { scan-assembler "vmla.f32" } } */
    f1 = f2 * f3 + f1;
    /* mulsf3subsf_vfp */
-  /* { dg-final { scan-assembler "fmscs" } } */
+  /* { dg-final { scan-assembler "vnmls.f32" } } */
    f1 = f2 * f3 - f1;
    /* mulsf3negsfaddsf_vfp */
-  /* { dg-final { scan-assembler "fnmacs" } } */
+  /* { dg-final { scan-assembler "vmls.f32" } } */
    f1 = f2 - f3 * f1;
    /* mulsf3negsfsubsf_vfp */
-  /* { dg-final { scan-assembler "fnmscs" } } */
+  /* { dg-final { scan-assembler "vnmla.f32" } } */
    f1 = -f2 * f3 - f1;
    /* sqrtsf2_vfp */
-  /* { dg-final { scan-assembler "fsqrts" } } */
+  /* { dg-final { scan-assembler "vsqrt.f32" } } */
    f1 = sqrtf (f1);
  }
  
@@ -52,40 +52,40 @@ volatile double d1, d2, d3;
  
  void test_df() {
    /* absdf2_vfp */
-  /* { dg-final { scan-assembler "fabsd" } } */
+  /* { dg-final { scan-assembler "vabs.f64" } } */
    d1 = fabs (d1);
    /* negdf2_vfp */
-  /* { dg-final { scan-assembler "fnegd" } } */
+  /* { dg-final { scan-assembler "vneg.f64" } } */
    d1 = -d1;
    /* adddf3_vfp */
-  /* { dg-final { scan-assembler "faddd" } } */
+  /* { dg-final { scan-assembler "vadd.f64" } } */
    d1 = d2 + d3;
    /* subdf3_vfp */
-  /* { dg-final { scan-assembler "fsubd" } } */
+  /* { dg-final { scan-assembler "vsub.f64" } } */
    d1 = d2 - d3;
    /* divdf3_vfp */
-  /* { dg-final { scan-assembler "fdivd" } } */
+  /* { dg-final { scan-assembler "vdiv.f64" } } */
    d1 = d2 / d3;
    /* muldf3_vfp */
-  /* { dg-final { scan-assembler "fmuld" } } */
+  /* { dg-final { scan-assembler "vmul.f64" } } */
    d1 = d2 * d3;
    /* muldf3negdf_vfp */
-  /* { dg-final { scan-assembler "fnmuld" } } */
+  /* { dg-final { scan-assembler "vnmul.f64" } } */
    d1 = -d2 * d3;
    /* muldf3adddf_vfp */
-  /* { dg-final { scan-assembler "fmacd" } } */
+  /* { dg-final { scan-assembler "vmla.f64" } } */
    d1 = d2 * d3 + d1;
    /* muldf3subdf_vfp */
-  /* { dg-final { scan-assembler "fmscd" } } */
+  /* { dg-final { scan-assembler "vnmls.f64" } } */
    d1 = d2 * d3 - d1;
    /* muldf3negdfadddf_vfp */
-  /* { dg-final { scan-assembler "fnmacd" } } */
+  /* { dg-final { scan-assembler "vmls.f64" } } */
    d1 = d2 - d3 * d1;
    /* muldf3negdfsubdf_vfp */
-  /* { dg-final { scan-assembler "fnmscd" } } */
+  /* { dg-final { scan-assembler "vnmla.f64" } } */
    d1 = -d2 * d3 - d1;
    /* sqrtdf2_vfp */
-  /* { dg-final { scan-assembler "fsqrtd" } } */
+  /* { dg-final { scan-assembler "vsqrt.f64" } } */
    d1 = sqrt (d1);
  }
  
@@ -94,46 +94,46 @@ volatile unsigned int u1;
  
  void test_convert () {
    /* extendsfdf2_vfp */
-  /* { dg-final { scan-assembler "fcvtds" } } */
+  /* { dg-final { scan-assembler "vcvt.f64.f32" } } */
    d1 = f1;
    /* truncdfsf2_vfp */
-  /* { dg-final { scan-assembler "fcvtsd" } } */
+  /* { dg-final { scan-assembler "vcvt.f32.f64" } } */
    f1 = d1;
    /* truncsisf2_vfp */
-  /* { dg-final { scan-assembler "ftosizs" } } */
+  /* { dg-final { scan-assembler "vcvt.s32.f32" } } */
    i1 = f1;
    /* truncsidf2_vfp */
-  /* { dg-final { scan-assembler "ftosizd" } } */
+  /* { dg-final { scan-assembler "vcvt.s32.f64" } } */
    i1 = d1;
    /* fixuns_truncsfsi2 */
-  /* { dg-final { scan-assembler "ftouizs" } } */
+  /* { dg-final { scan-assembler "vcvt.u32.f32" } } */
    u1 = f1;
    /* fixuns_truncdfsi2 */
-  /* { dg-final { scan-assembler "ftouizd" } } */
+  /* { dg-final { scan-assembler "vcvt.u32.f64" } } */
    u1 = d1;
    /* floatsisf2_vfp */
-  /* { dg-final { scan-assembler "fsitos" } } */
+  /* { dg-final { scan-assembler "vcvt.f32.s32" } } */
    f1 = i1;
    /* floatsidf2_vfp */
-  /* { dg-final { scan-assembler "fsitod" } } */
+  /* { dg-final { scan-assembler "vcvt.f64.s32" } } */
    d1 = i1;
    /* floatunssisf2 */
-  /* { dg-final { scan-assembler "fuitos" } } */
+  /* { dg-final { scan-assembler "vcvt.f32.u32" } } */
    f1 = u1;
    /* floatunssidf2 */
-  /* { dg-final { scan-assembler "fuitod" } } */
+  /* { dg-final { scan-assembler "vcvt.f64.u32" } } */
    d1 = u1;
  }
  
  void test_ldst (float f[], double d[]) {
-  /* { dg-final { scan-assembler "flds.+ \\\[r0, #1020\\\]" } } */
-  /* { dg-final { scan-assembler "flds.+ \\\[r\[0-9\], #-1020\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
+  /* { dg-final { scan-assembler "vldr.32.+ \\\[r0, #1020\\\]" } } */
+  /* { dg-final { scan-assembler "vldr.32.+ \\\[r\[0-9\], #-1020\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
    /* { dg-final { scan-assembler "add.+ r0, #1024" } } */
-  /* { dg-final { scan-assembler "fsts.+ \\\[r\[0-9\]\\\]\n" } } */
+  /* { dg-final { scan-assembler "vstr.32.+ \\\[r\[0-9\]\\\]\n" } } */
    f[256] = f[255] + f[-255];
  
-  /* { dg-final { scan-assembler "fldd.+ \\\[r1, #1016\\\]" } } */
-  /* { dg-final { scan-assembler "fldd.+ \\\[r\[1-9\], #-1016\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
-  /* { dg-final { scan-assembler "fstd.+ \\\[r1, #256\\\]" } } */
+  /* { dg-final { scan-assembler "vldr.64.+ \\\[r1, #1016\\\]" } } */
+  /* { dg-final { scan-assembler "vldr.64.+ \\\[r\[1-9\], #-1016\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
+  /* { dg-final { scan-assembler "vstr.64.+ \\\[r1, #256\\\]" } } */
    d[32] = d[127] + d[-127];
  }
diff --git a/gcc/testsuite/gcc.target/arm/vfp-ldmdbd.c b/gcc/testsuite/gcc.target/arm/vfp-ldmdbd.c

index 2804714..7041579 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-ldmdbd.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-ldmdbd.c
@@ -13,4 +13,4 @@ foo (double *p, double a, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fldmdbd" } } */
+/* { dg-final { scan-assembler "vldmdb.64" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-ldmdbs.c b/gcc/testsuite/gcc.target/arm/vfp-ldmdbs.c

index f5940ef..10bccf6 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-ldmdbs.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-ldmdbs.c
@@ -13,4 +13,4 @@ foo (float *p, float a, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fldmdbs" } } */
+/* { dg-final { scan-assembler "vldmdb.32" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-ldmiad.c b/gcc/testsuite/gcc.target/arm/vfp-ldmiad.c

index 6f05267..9c22f1f 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-ldmiad.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-ldmiad.c
@@ -13,4 +13,4 @@ foo (double *p, double a, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fldmiad" } } */
+/* { dg-final { scan-assembler "vldmia.64" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-ldmias.c b/gcc/testsuite/gcc.target/arm/vfp-ldmias.c

index 79ad7bf..bc40451 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-ldmias.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-ldmias.c
@@ -13,4 +13,4 @@ foo (float *p, float a, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fldmias" } } */
+/* { dg-final { scan-assembler "vldmia.32" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-stmdbd.c b/gcc/testsuite/gcc.target/arm/vfp-stmdbd.c

index d8093d9..53383b5 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-stmdbd.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-stmdbd.c
@@ -12,4 +12,4 @@ foo (double *p, double a, double b, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fstmdbd" } } */
+/* { dg-final { scan-assembler "vstmdb.64" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-stmdbs.c b/gcc/testsuite/gcc.target/arm/vfp-stmdbs.c

index bb19d90..6570def 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-stmdbs.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-stmdbs.c
@@ -12,4 +12,4 @@ foo (float *p, float a, float b, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fstmdbs" } } */
+/* { dg-final { scan-assembler "vstmdb.32" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-stmiad.c b/gcc/testsuite/gcc.target/arm/vfp-stmiad.c

index 1b6d22b..28e9d73 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-stmiad.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-stmiad.c
@@ -12,4 +12,4 @@ foo (double *p, double a, double b, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fstmiad" } } */
+/* { dg-final { scan-assembler "vstmia.64" } } */
diff --git a/gcc/testsuite/gcc.target/arm/vfp-stmias.c b/gcc/testsuite/gcc.target/arm/vfp-stmias.c

index 3da6327..efa5fbe 100644 (file)
--- a/gcc/testsuite/gcc.target/arm/vfp-stmias.c
+++ b/gcc/testsuite/gcc.target/arm/vfp-stmias.c
@@ -12,4 +12,4 @@ foo (float *p, float a, float b, int n)
    while (n--);
  }
  
-/* { dg-final { scan-assembler "fstmias" } } */
+/* { dg-final { scan-assembler "vstmia.32" } } */
author	yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>
	Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)
committer	yroux <yroux@138bc75d-0d04-0410-961f-82ee72b054a4>
	Fri, 3 Oct 2014 15:29:24 +0000 (15:29 +0000)
gcc/ChangeLog.linaro		patch \| blob \| history
gcc/config/arm/arm-protos.h		patch \| blob \| history
gcc/config/arm/arm.c		patch \| blob \| history
gcc/config/arm/arm.md		patch \| blob \| history
gcc/config/arm/vfp.md		patch \| blob \| history
gcc/testsuite/ChangeLog.linaro		patch \| blob \| history
gcc/testsuite/gcc.target/arm/pr51835.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-1.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-ldmdbd.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-ldmdbs.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-ldmiad.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-ldmias.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-stmdbd.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-stmdbs.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-stmiad.c		patch \| blob \| history
gcc/testsuite/gcc.target/arm/vfp-stmias.c		patch \| blob \| history