[SLP][Test] Add test for PR49081.ll
authorAnton Afanasyev <anton.a.afanasyev@gmail.com>
Tue, 23 Feb 2021 04:55:55 +0000 (07:55 +0300)
committerAnton Afanasyev <anton.a.afanasyev@gmail.com>
Tue, 23 Feb 2021 06:37:42 +0000 (09:37 +0300)
llvm/test/Transforms/SLPVectorizer/X86/pr49081.ll [new file with mode: 0644]

diff --git a/llvm/test/Transforms/SLPVectorizer/X86/pr49081.ll b/llvm/test/Transforms/SLPVectorizer/X86/pr49081.ll
new file mode 100644 (file)
index 0000000..6db7f4d
--- /dev/null
@@ -0,0 +1,31 @@
+; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
+; RUN: opt -slp-vectorizer -instcombine -S < %s | FileCheck %s
+; These conversions should be vectorized by reviews.llvm.org/D57059
+
+define dso_local <4 x float> @foo(<4 x i32> %0) {
+; CHECK-LABEL: @foo(
+; CHECK-NEXT:    [[TMP2:%.*]] = extractelement <4 x i32> [[TMP0:%.*]], i32 1
+; CHECK-NEXT:    [[TMP3:%.*]] = sitofp i32 [[TMP2]] to float
+; CHECK-NEXT:    [[TMP4:%.*]] = insertelement <4 x float> undef, float [[TMP3]], i32 0
+; CHECK-NEXT:    [[TMP5:%.*]] = insertelement <4 x float> [[TMP4]], float [[TMP3]], i32 1
+; CHECK-NEXT:    [[TMP6:%.*]] = extractelement <4 x i32> [[TMP0]], i32 2
+; CHECK-NEXT:    [[TMP7:%.*]] = sitofp i32 [[TMP6]] to float
+; CHECK-NEXT:    [[TMP8:%.*]] = insertelement <4 x float> [[TMP5]], float [[TMP7]], i32 2
+; CHECK-NEXT:    [[TMP9:%.*]] = extractelement <4 x i32> [[TMP0]], i32 3
+; CHECK-NEXT:    [[TMP10:%.*]] = sitofp i32 [[TMP9]] to float
+; CHECK-NEXT:    [[TMP11:%.*]] = insertelement <4 x float> [[TMP8]], float [[TMP10]], i32 3
+; CHECK-NEXT:    ret <4 x float> [[TMP11]]
+;
+  %2 = extractelement <4 x i32> %0, i32 1
+  %3 = sitofp i32 %2 to float
+  %4 = insertelement <4 x float> undef, float %3, i32 0
+  %5 = insertelement <4 x float> %4, float %3, i32 1
+  %6 = extractelement <4 x i32> %0, i32 2
+  %7 = sitofp i32 %6 to float
+  %8 = insertelement <4 x float> %5, float %7, i32 2
+  %9 = extractelement <4 x i32> %0, i32 3
+  %10 = sitofp i32 %9 to float
+  %11 = insertelement <4 x float> %8, float %10, i32 3
+  ret <4 x float> %11
+}
+