PCI: designware-ep: Modify MSI and MSIX CAP way of finding

Each PF of EP device should have its own MSI or MSIX capabitily
struct, so create a dw_pcie_ep_func struct and move the msi_cap
and msix_cap to this struct from dw_pcie_ep, and manage the PFs
via a list.

Link: https://lore.kernel.org/r/20200918080024.13639-5-Zhiqiang.Hou@nxp.com
Signed-off-by: Xiaowei Bao <xiaowei.bao@nxp.com>
Signed-off-by: Hou Zhiqiang <Zhiqiang.Hou@nxp.com>
Signed-off-by: Lorenzo Pieralisi <lorenzo.pieralisi@arm.com>

diff --git a/drivers/pci/controller/dwc/pcie-designware-ep.c b/drivers/pci/controller/dwc/pcie-designware-ep.c
index 25767a3..ad7da4e 100644 (file)
--- a/drivers/pci/controller/dwc/pcie-designware-ep.c
+++ b/drivers/pci/controller/dwc/pcie-designware-ep.c
@@ -30,6 +30,19 @@ void dw_pcie_ep_init_notify(struct dw_pcie_ep *ep)
 }
 EXPORT_SYMBOL_GPL(dw_pcie_ep_init_notify);
 
+struct dw_pcie_ep_func *
+dw_pcie_ep_get_func_from_ep(struct dw_pcie_ep *ep, u8 func_no)
+{
+       struct dw_pcie_ep_func *ep_func;
+
+       list_for_each_entry(ep_func, &ep->func_list, list) {
+               if (ep_func->func_no == func_no)
+                       return ep_func;
+       }
+
+       return NULL;
+}
+
 static unsigned int dw_pcie_ep_func_select(struct dw_pcie_ep *ep, u8 func_no)
 {
        unsigned int func_offset = 0;
@@ -70,6 +83,47 @@ void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar)
                __dw_pcie_ep_reset_bar(pci, func_no, bar, 0);
 }
 
+static u8 __dw_pcie_ep_find_next_cap(struct dw_pcie_ep *ep, u8 func_no,
+               u8 cap_ptr, u8 cap)
+{
+       struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
+       unsigned int func_offset = 0;
+       u8 cap_id, next_cap_ptr;
+       u16 reg;
+
+       if (!cap_ptr)
+               return 0;
+
+       func_offset = dw_pcie_ep_func_select(ep, func_no);
+
+       reg = dw_pcie_readw_dbi(pci, func_offset + cap_ptr);
+       cap_id = (reg & 0x00ff);
+
+       if (cap_id > PCI_CAP_ID_MAX)
+               return 0;
+
+       if (cap_id == cap)
+               return cap_ptr;
+
+       next_cap_ptr = (reg & 0xff00) >> 8;
+       return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap);
+}
+
+static u8 dw_pcie_ep_find_capability(struct dw_pcie_ep *ep, u8 func_no, u8 cap)
+{
+       struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
+       unsigned int func_offset = 0;
+       u8 next_cap_ptr;
+       u16 reg;
+
+       func_offset = dw_pcie_ep_func_select(ep, func_no);
+
+       reg = dw_pcie_readw_dbi(pci, func_offset + PCI_CAPABILITY_LIST);
+       next_cap_ptr = (reg & 0x00ff);
+
+       return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap);
+}
+
 static int dw_pcie_ep_write_header(struct pci_epc *epc, u8 func_no,
                                   struct pci_epf_header *hdr)
 {
@@ -259,13 +313,15 @@ static int dw_pcie_ep_get_msi(struct pci_epc *epc, u8 func_no)
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
        u32 val, reg;
        unsigned int func_offset = 0;
+       struct dw_pcie_ep_func *ep_func;
 
-       if (!ep->msi_cap)
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msi_cap)
                return -EINVAL;
 
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
-       reg = ep->msi_cap + func_offset + PCI_MSI_FLAGS;
+       reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS;
        val = dw_pcie_readw_dbi(pci, reg);
        if (!(val & PCI_MSI_FLAGS_ENABLE))
                return -EINVAL;
@@ -281,13 +337,15 @@ static int dw_pcie_ep_set_msi(struct pci_epc *epc, u8 func_no, u8 interrupts)
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
        u32 val, reg;
        unsigned int func_offset = 0;
+       struct dw_pcie_ep_func *ep_func;
 
-       if (!ep->msi_cap)
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msi_cap)
                return -EINVAL;
 
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
-       reg = ep->msi_cap + func_offset + PCI_MSI_FLAGS;
+       reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS;
        val = dw_pcie_readw_dbi(pci, reg);
        val &= ~PCI_MSI_FLAGS_QMASK;
        val |= (interrupts << 1) & PCI_MSI_FLAGS_QMASK;
@@ -304,13 +362,15 @@ static int dw_pcie_ep_get_msix(struct pci_epc *epc, u8 func_no)
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
        u32 val, reg;
        unsigned int func_offset = 0;
+       struct dw_pcie_ep_func *ep_func;
 
-       if (!ep->msix_cap)
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msix_cap)
                return -EINVAL;
 
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
-       reg = ep->msix_cap + func_offset + PCI_MSIX_FLAGS;
+       reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS;
        val = dw_pcie_readw_dbi(pci, reg);
        if (!(val & PCI_MSIX_FLAGS_ENABLE))
                return -EINVAL;
@@ -327,25 +387,27 @@ static int dw_pcie_ep_set_msix(struct pci_epc *epc, u8 func_no, u16 interrupts,
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
        u32 val, reg;
        unsigned int func_offset = 0;
+       struct dw_pcie_ep_func *ep_func;
 
-       if (!ep->msix_cap)
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msix_cap)
                return -EINVAL;
 
        dw_pcie_dbi_ro_wr_en(pci);
 
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
-       reg = ep->msix_cap + func_offset + PCI_MSIX_FLAGS;
+       reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS;
        val = dw_pcie_readw_dbi(pci, reg);
        val &= ~PCI_MSIX_FLAGS_QSIZE;
        val |= interrupts;
        dw_pcie_writew_dbi(pci, reg, val);
 
-       reg = ep->msix_cap + func_offset + PCI_MSIX_TABLE;
+       reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE;
        val = offset | bir;
        dw_pcie_writel_dbi(pci, reg, val);
 
-       reg = ep->msix_cap + func_offset + PCI_MSIX_PBA;
+       reg = ep_func->msix_cap + func_offset + PCI_MSIX_PBA;
        val = (offset + (interrupts * PCI_MSIX_ENTRY_SIZE)) | bir;
        dw_pcie_writel_dbi(pci, reg, val);
 
@@ -428,6 +490,7 @@ int dw_pcie_ep_raise_msi_irq(struct dw_pcie_ep *ep, u8 func_no,
                             u8 interrupt_num)
 {
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
+       struct dw_pcie_ep_func *ep_func;
        struct pci_epc *epc = ep->epc;
        unsigned int aligned_offset;
        unsigned int func_offset = 0;
@@ -437,25 +500,26 @@ int dw_pcie_ep_raise_msi_irq(struct dw_pcie_ep *ep, u8 func_no,
        bool has_upper;
        int ret;
 
-       if (!ep->msi_cap)
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msi_cap)
                return -EINVAL;
 
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
        /* Raise MSI per the PCI Local Bus Specification Revision 3.0, 6.8.1. */
-       reg = ep->msi_cap + func_offset + PCI_MSI_FLAGS;
+       reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS;
        msg_ctrl = dw_pcie_readw_dbi(pci, reg);
        has_upper = !!(msg_ctrl & PCI_MSI_FLAGS_64BIT);
-       reg = ep->msi_cap + func_offset + PCI_MSI_ADDRESS_LO;
+       reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_LO;
        msg_addr_lower = dw_pcie_readl_dbi(pci, reg);
        if (has_upper) {
-               reg = ep->msi_cap + func_offset + PCI_MSI_ADDRESS_HI;
+               reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_HI;
                msg_addr_upper = dw_pcie_readl_dbi(pci, reg);
-               reg = ep->msi_cap + func_offset + PCI_MSI_DATA_64;
+               reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_64;
                msg_data = dw_pcie_readw_dbi(pci, reg);
        } else {
                msg_addr_upper = 0;
-               reg = ep->msi_cap + func_offset + PCI_MSI_DATA_32;
+               reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_32;
                msg_data = dw_pcie_readw_dbi(pci, reg);
        }
        aligned_offset = msg_addr_lower & (epc->mem->window.page_size - 1);
@@ -496,6 +560,7 @@ int dw_pcie_ep_raise_msix_irq(struct dw_pcie_ep *ep, u8 func_no,
                              u16 interrupt_num)
 {
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
+       struct dw_pcie_ep_func *ep_func;
        struct pci_epf_msix_tbl *msix_tbl;
        struct pci_epc *epc = ep->epc;
        unsigned int func_offset = 0;
@@ -506,9 +571,13 @@ int dw_pcie_ep_raise_msix_irq(struct dw_pcie_ep *ep, u8 func_no,
        int ret;
        u8 bir;
 
+       ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no);
+       if (!ep_func || !ep_func->msix_cap)
+               return -EINVAL;
+
        func_offset = dw_pcie_ep_func_select(ep, func_no);
 
-       reg = ep->msix_cap + func_offset + PCI_MSIX_TABLE;
+       reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE;
        tbl_offset = dw_pcie_readl_dbi(pci, reg);
        bir = (tbl_offset & PCI_MSIX_TABLE_BIR);
        tbl_offset &= PCI_MSIX_TABLE_OFFSET;
@@ -606,11 +675,15 @@ int dw_pcie_ep_init(struct dw_pcie_ep *ep)
 {
        int ret;
        void *addr;
+       u8 func_no;
        struct pci_epc *epc;
        struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
        struct device *dev = pci->dev;
        struct device_node *np = dev->of_node;
        const struct pci_epc_features *epc_features;
+       struct dw_pcie_ep_func *ep_func;
+
+       INIT_LIST_HEAD(&ep->func_list);
 
        if (!pci->dbi_base || !pci->dbi_base2) {
                dev_err(dev, "dbi_base/dbi_base2 is not populated\n");
@@ -673,9 +746,19 @@ int dw_pcie_ep_init(struct dw_pcie_ep *ep)
        if (ret < 0)
                epc->max_functions = 1;
 
-       ep->msi_cap = dw_pcie_find_capability(pci, PCI_CAP_ID_MSI);
+       for (func_no = 0; func_no < epc->max_functions; func_no++) {
+               ep_func = devm_kzalloc(dev, sizeof(*ep_func), GFP_KERNEL);
+               if (!ep_func)
+                       return -ENOMEM;
+
+               ep_func->func_no = func_no;
+               ep_func->msi_cap = dw_pcie_ep_find_capability(ep, func_no,
+                                                             PCI_CAP_ID_MSI);
+               ep_func->msix_cap = dw_pcie_ep_find_capability(ep, func_no,
+                                                              PCI_CAP_ID_MSIX);
 
-       ep->msix_cap = dw_pcie_find_capability(pci, PCI_CAP_ID_MSIX);
+               list_add_tail(&ep_func->list, &ep->func_list);
+       }
 
        if (ep->ops->ep_init)
                ep->ops->ep_init(ep);

diff --git a/drivers/pci/controller/dwc/pcie-designware.h b/drivers/pci/controller/dwc/pcie-designware.h
index 4b75b79..97c7063 100644 (file)
--- a/drivers/pci/controller/dwc/pcie-designware.h
+++ b/drivers/pci/controller/dwc/pcie-designware.h
@@ -221,8 +221,16 @@ struct dw_pcie_ep_ops {
        unsigned int (*func_conf_select)(struct dw_pcie_ep *ep, u8 func_no);
 };
 
+struct dw_pcie_ep_func {
+       struct list_head        list;
+       u8                      func_no;
+       u8                      msi_cap;        /* MSI capability offset */
+       u8                      msix_cap;       /* MSI-X capability offset */
+};
+
 struct dw_pcie_ep {
        struct pci_epc          *epc;
+       struct list_head        func_list;
        const struct dw_pcie_ep_ops *ops;
        phys_addr_t             phys_base;
        size_t                  addr_size;
@@ -235,8 +243,6 @@ struct dw_pcie_ep {
        u32                     num_ob_windows;
        void __iomem            *msi_mem;
        phys_addr_t             msi_mem_phys;
-       u8                      msi_cap;        /* MSI capability offset */
-       u8                      msix_cap;       /* MSI-X capability offset */
        struct pci_epf_bar      *epf_bar[PCI_STD_NUM_BARS];
 };
 
@@ -420,6 +426,8 @@ int dw_pcie_ep_raise_msix_irq(struct dw_pcie_ep *ep, u8 func_no,
 int dw_pcie_ep_raise_msix_irq_doorbell(struct dw_pcie_ep *ep, u8 func_no,
                                       u16 interrupt_num);
 void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar);
+struct dw_pcie_ep_func *
+dw_pcie_ep_get_func_from_ep(struct dw_pcie_ep *ep, u8 func_no);
 #else
 static inline void dw_pcie_ep_linkup(struct dw_pcie_ep *ep)
 {
@@ -470,5 +478,11 @@ static inline int dw_pcie_ep_raise_msix_irq_doorbell(struct dw_pcie_ep *ep,
 static inline void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar)
 {
 }
+
+static inline struct dw_pcie_ep_func *
+dw_pcie_ep_get_func_from_ep(struct dw_pcie_ep *ep, u8 func_no)
+{
+       return NULL;
+}
 #endif
 #endif /* _PCIE_DESIGNWARE_H */