testsuite/s390: Adapt test expections.
authorRobin Dapp <rdapp@linux.ibm.com>
Fri, 1 Apr 2022 18:28:05 +0000 (20:28 +0200)
committerRobin Dapp <rdapp@linux.ibm.com>
Tue, 5 Apr 2022 06:43:45 +0000 (08:43 +0200)
Some tests expect a convert instruction but nowadays
(r12-4475-g247c407c83f001) the conversion is already done at compile
time.  This results in a literal-pool load.  Change the tests accordingly.

gcc/testsuite/ChangeLog:

* gcc.target/s390/zvector/vec-double-compile.c: Expect vl
  instead of vc*.
* gcc.target/s390/zvector/vec-float-compile.c: Dito.
* gcc.target/s390/zvector/vec-signed-compile.c: Dito.
* gcc.target/s390/zvector/vec-unsigned-compile.c: Dito.

gcc/testsuite/gcc.target/s390/zvector/vec-double-compile.c
gcc/testsuite/gcc.target/s390/zvector/vec-float-compile.c
gcc/testsuite/gcc.target/s390/zvector/vec-signed-compile.c
gcc/testsuite/gcc.target/s390/zvector/vec-unsigned-compile.c

index 0a70b095b8815ed53a4a56a4e2331f21f8550495..3c7805f9d7a626c430d1e1c3a5402b523e5d758d 100644 (file)
@@ -31,6 +31,10 @@ vcdlgb_mem (vector unsigned long long *a)
   return vec_double (*a);
 }
 
+/* The following immediates are being converted and directly stored
+   in the literal pool so no explicit conversion is necessary.   */
+/* { dg-final { scan-assembler-times "vl\t%v\[0-9\]+,\.L\[0-9\]+\-\.L\[0-9\]+\\(%r\[0-9\]+\\)" 2 } } */
+
 vector double
 vcdgb_imm ()
 {
@@ -43,5 +47,5 @@ vcdlgb_imm ()
   return vec_double ((vector unsigned long long){ 1, 2 });
 }
 
-/* { dg-final { scan-assembler-times "vcdgb\t" 3 } } */
-/* { dg-final { scan-assembler-times "vcdlgb\t" 3 } } */
+/* { dg-final { scan-assembler-times "vcdgb\t" 2 } } */
+/* { dg-final { scan-assembler-times "vcdlgb\t" 2 } } */
index a591e23872e4075930a89660a8675fe5ea897e6b..aeb802d1acc951f447134101262061ebca403fc3 100644 (file)
@@ -31,6 +31,10 @@ vcelfb_mem (vector unsigned int *a)
   return vec_float (*a);
 }
 
+/* The following immediates are being converted and directly stored
+   in the literal pool so no explicit conversion is necessary.   */
+/* { dg-final { scan-assembler-times "vl\t%v\[0-9\]+,\.L\[0-9\]+\-\.L\[0-9\]+\\(%r\[0-9\]+\\)" 2 } } */
+
 vector float
 vcefb_imm ()
 {
@@ -43,5 +47,5 @@ vcelfb_imm ()
   return vec_float ((vector unsigned int){ 1, 2 });
 }
 
-/* { dg-final { scan-assembler-times "vcefb\t" 3 } } */
-/* { dg-final { scan-assembler-times "vcelfb\t" 3 } } */
+/* { dg-final { scan-assembler-times "vcefb\t" 2 } } */
+/* { dg-final { scan-assembler-times "vcelfb\t" 2 } } */
index 9814cc5d74d2d2d07e8c09c1a9f7581761e14fa1..ca6737e6c64c70ada275b6795c9fffc72c5ad11e 100644 (file)
@@ -31,6 +31,10 @@ vcgdb_mem (vector double *a)
   return vec_signed (*a);
 }
 
+/* The following immediates are being converted and directly stored
+   in the literal pool so no explicit conversion is necessary.   */
+/* { dg-final { scan-assembler-times "vl\t%v\[0-9\]+,\.L\[0-9\]+\-\.L\[0-9\]+\\(%r\[0-9\]+\\)" 2 } } */
+
 vector signed int
 vcfeb_imm ()
 {
@@ -43,5 +47,5 @@ vcgdb_imm ()
   return vec_signed ((vector double){ 1.0, 2.0 });
 }
 
-/* { dg-final { scan-assembler-times "vcfeb\t" 3 } } */
-/* { dg-final { scan-assembler-times "vcgdb\t" 3 } } */
+/* { dg-final { scan-assembler-times "vcfeb\t" 2 } } */
+/* { dg-final { scan-assembler-times "vcgdb\t" 2 } } */
index 1eed284adffa92f80237be07b32b30c3cf56289d..d87108fcf8f25258a9a400b9876281bed4a8a36b 100644 (file)
@@ -31,6 +31,10 @@ vclgdb_mem (vector double *a)
   return vec_unsigned (*a);
 }
 
+/* The following immediates are being converted and directly stored
+   in the literal pool so no explicit conversion is necessary.   */
+/* { dg-final { scan-assembler-times "vl\t%v\[0-9\]+,\.L\[0-9\]+\-\.L\[0-9\]+\\(%r\[0-9\]+\\)" 2 } } */
+
 vector unsigned int
 vclfeb_imm ()
 {
@@ -43,5 +47,5 @@ vclgdb_imm ()
   return vec_unsigned ((vector double){ 1.0, 2.0 });
 }
 
-/* { dg-final { scan-assembler-times "vclfeb\t" 3 } } */
-/* { dg-final { scan-assembler-times "vclgdb\t" 3 } } */
+/* { dg-final { scan-assembler-times "vclfeb\t" 2 } } */
+/* { dg-final { scan-assembler-times "vclgdb\t" 2 } } */