%2 = sext <8 x i1> %1 to <8 x i16>
ret <8 x i16> %2
; SSE2-LABEL: v8i16_icmp_uge:
-; SSE2: movdqa LCPI2_0(%rip), %xmm2
+; SSE2: movdqa {{.*}}(%rip), %xmm2
; SEE2: pxor %xmm2, %xmm0
; SSE2: pxor %xmm1, %xmm2
; SSE2: pcmpgtw %xmm0, %xmm2
%2 = sext <8 x i1> %1 to <8 x i16>
ret <8 x i16> %2
; SSE2-LABEL: v8i16_icmp_ule:
-; SSE2: movdqa LCPI3_0(%rip), %xmm2
+; SSE2: movdqa {{.*}}(%rip), %xmm2
; SSE2: pxor %xmm2, %xmm1
; SSE2: pxor %xmm2, %xmm0
; SSE2: pcmpgtw %xmm1, %xmm0
%2 = sext <4 x i1> %1 to <4 x i32>
ret <4 x i32> %2
; SSE2-LABEL: v4i32_icmp_uge:
-; SSE2: movdqa LCPI4_0(%rip), %xmm2
+; SSE2: movdqa {{.*}}(%rip), %xmm2
; SSE2: pxor %xmm2, %xmm0
; SSE2: pxor %xmm1, %xmm2
; SSE2: pcmpgtd %xmm0, %xmm2
%2 = sext <4 x i1> %1 to <4 x i32>
ret <4 x i32> %2
; SSE2-LABEL: v4i32_icmp_ule:
-; SSE2: movdqa LCPI5_0(%rip), %xmm2
+; SSE2: movdqa {{.*}}(%rip), %xmm2
; SSE2: pxor %xmm2, %xmm1
; SSE2: pxor %xmm2, %xmm0
; SSE2: pcmpgtd %xmm1, %xmm0