amd: update amdgpu_drm.h
authorMarek Olšák <marek.olsak@amd.com>
Sat, 18 Feb 2023 08:39:42 +0000 (03:39 -0500)
committerMarge Bot <emma+marge@anholt.net>
Fri, 3 Mar 2023 00:41:48 +0000 (00:41 +0000)
From kernel commit 817714d9665e.

Acked-by: Samuel Pitoiset <samuel.pitoiset@gmail.com>
Part-of: <https://gitlab.freedesktop.org/mesa/mesa/-/merge_requests/21641>

include/drm-uapi/amdgpu_drm.h
src/amd/common/ac_gpu_info.c

index 45dc7e0..b6eb90d 100644 (file)
@@ -1116,6 +1116,16 @@ struct drm_amdgpu_info_device {
        __u64 tcc_disabled_mask;
        __u64 min_engine_clock;
        __u64 min_memory_clock;
+       /* The following fields are only set on gfx11+, older chips set 0. */
+       __u32 tcp_cache_size;       /* AKA GL0, VMEM cache */
+       __u32 num_sqc_per_wgp;
+       __u32 sqc_data_cache_size;  /* AKA SMEM cache */
+       __u32 sqc_inst_cache_size;
+       __u32 gl1c_cache_size;
+       __u32 gl2c_cache_size;
+       __u64 mall_size;            /* AKA infinity cache */
+       /* high 32 bits of the rb pipes mask */
+       __u32 enabled_rb_pipes_mask_hi;
 };
 
 struct drm_amdgpu_info_hw_ip {
index 5941fa8..ce38270 100644 (file)
@@ -184,6 +184,16 @@ struct drm_amdgpu_info_device {
        uint64_t tcc_disabled_mask;
        uint64_t min_engine_clock;
        uint64_t min_memory_clock;
+       /* The following fields are only set on gfx11+, older chips set 0. */
+       uint32_t tcp_cache_size;       /* AKA GL0, VMEM cache */
+       uint32_t num_sqc_per_wgp;
+       uint32_t sqc_data_cache_size;  /* AKA SMEM cache */
+       uint32_t sqc_inst_cache_size;
+       uint32_t gl1c_cache_size;
+       uint32_t gl2c_cache_size;
+       uint64_t mall_size;            /* AKA infinity cache */
+       /* high 32 bits of the rb pipes mask */
+       uint32_t enabled_rb_pipes_mask_hi;
 };
 struct drm_amdgpu_info_hw_ip {
    uint32_t hw_ip_version_major;