clk: qcom: Fix MN frequency tables, parent map, and jpegd
authorStephen Boyd <sboyd@codeaurora.org>
Wed, 9 Jul 2014 01:36:06 +0000 (18:36 -0700)
committerStephen Boyd <sboyd@codeaurora.org>
Tue, 15 Jul 2014 23:39:00 +0000 (16:39 -0700)
commitff20783f7b9f35b29e768d8ecc7076c1ca1a60ca
tree90d68ce4e0a180ac68ad047f4fc3254202e240c6
parent404c1ff67d241e8503fd46a09d324343aa321a8a
clk: qcom: Fix MN frequency tables, parent map, and jpegd

Clocks that don't have a pre-divider don't list any pre-divider
in their frequency tables, but their tables are initialized using
aggregate initializers. Use tagged initializers so we properly
assign the m and n values for each frequency. Furthermore, the
mmcc_pxo_pll8_pll2_pll3 array improperly mapped the second
element to pll2 instead of pll8, causing the clock driver to
recalculate the wrong rate for any clocks using this array along
with a rate that uses pll2. Plus the .num_parents field is 3
instead of 4 so you can't even switch the parent to pll3. Finally
I noticed that the jpegd clock improperly indicates that the
pre-divider width is only 2, when it's actually 4 bits wide.

Fixes: 6d00b56fe "clk: qcom: Add support for MSM8960's multimedia clock controller (MMCC)"
Tested-by: Rob Clark <robdclark@gmail.com>
Signed-off-by: Stephen Boyd <sboyd@codeaurora.org>
drivers/clk/qcom/mmcc-msm8960.c