defxx: Correct DEFEA's ESIC MMIO decoding
authorMaciej W. Rozycki <macro@linux-mips.org>
Fri, 21 Nov 2014 14:09:57 +0000 (14:09 +0000)
committerDavid S. Miller <davem@davemloft.net>
Fri, 21 Nov 2014 21:37:13 +0000 (16:37 -0500)
commitfef85fc466ec1f4400a902049a519948f6b40979
treed8131b7c12ad58befd1004d1cfaba4a40d43e277
parenta65da0c3dac6e2d4f8ecf0aee8b0abe10001f2d9
defxx: Correct DEFEA's ESIC MMIO decoding

Use ESIC's memory area 1 (MEMCS1) and its Memory Address High Compare
and Memory Address Low Compare registers to set up the MMIO range for
decoding accesses to PDQ ASIC registers.  Previously the PDQ ASIC was
thought to be addressable with the memory area 0 (MEMCS0) and its Memory
Address Compare and Memory Address Mask registers.

The MMIO range allocated for the option card is preset via ECU (EISA
Configuration Utility) and can be disabled, so handle such a case
gracefully too.

Signed-off-by: Maciej W. Rozycki <macro@linux-mips.org>
Signed-off-by: David S. Miller <davem@davemloft.net>
drivers/net/fddi/defxx.c
drivers/net/fddi/defxx.h