ASoC: rsnd: tidyup ADG
authorMark Brown <broonie@kernel.org>
Wed, 23 Aug 2023 18:54:43 +0000 (19:54 +0100)
committerMark Brown <broonie@kernel.org>
Wed, 23 Aug 2023 18:54:43 +0000 (19:54 +0100)
commitfd53c16b392dd4e1d6997a0e2425895d4cb29ff8
tree336a0b2b20c6d59e22113140b02c9344f3cdf650
parentea2cb26a98378b60be8e952eca801130c1da4c73
parent4acdf9aedd5624aae9335d70a9324d5aaec4034d
ASoC: rsnd: tidyup ADG

Merge series from Kuninori Morimoto <kuninori.morimoto.gx@renesas.com>:

Renesas Sound has ADG for clock control. Basically it needs
accurately divisible external input clock. But sometimes
sometimes it doesn't have to be accurate for some reason.

We can use ADG clk_i for such case. It came from CPG as
very high rate clock, but is not accurately divisible for
48kHz/44.1kHz rate, but enough for approximate rate.

This patch set support such use case.