powerpc/mpc85xx: SECURE BOOT- Add secure boot target for B4860QDS
authorAneesh Bansal <aneesh.bansal@freescale.com>
Tue, 18 Mar 2014 18:10:26 +0000 (23:40 +0530)
committerYork Sun <yorksun@freescale.com>
Wed, 23 Apr 2014 00:58:46 +0000 (17:58 -0700)
commitfb4a2409b46c98672557bb07dec8e873bef1e23c
tree776fe2f1a2b4f98dc0ae9cc8186ccaeabda3f72d
parentbea3cbb07fb4c47c2a0324a22bb83c020769f151
powerpc/mpc85xx: SECURE BOOT- Add secure boot target for B4860QDS

Changes:
1. L2 cache is being invalidated by Boot ROM code for e6500 core.
   So removing the invalidation from start.S
2. Clear the LAW and corresponding configuration for CPC. Boot ROM
   code uses it as hosekeeping area.
3. For Secure boot, CPC is configured as SRAM and used as house
   keeping area. This configuration is to be disabled once in uboot.
   Earlier this disabling of CPC as SRAM was happening in cpu_init_r.
   As a result cache invalidation function was getting skipped in
   case CPC is configured as SRAM.This was causing random crashes.

Signed-off-by: Ruchika Gupta <ruchika.gupta@freescale.com>
Signed-off-by: Aneesh Bansal <aneesh.bansal@freescale.com>
Reviewed-by: York Sun <yorksun@freescale.com>
README
arch/powerpc/cpu/mpc85xx/cpu_init.c
arch/powerpc/cpu/mpc85xx/start.S
arch/powerpc/include/asm/fsl_secure_boot.h
boards.cfg