board: axs10x - cap max SDIO clock value to bus/2
authorAlexey Brodkin <abrodkin@synopsys.com>
Sun, 4 Oct 2015 13:10:26 +0000 (16:10 +0300)
committerAlexey Brodkin <abrodkin@synopsys.com>
Wed, 7 Oct 2015 15:16:13 +0000 (18:16 +0300)
commitf6e27ba5b40a8861336f4e27a7b95cf60b0c8961
tree5d694de5d7c728326d721d8301dfbe723cf115a2
parent996ec1dcc58a34b53891acde0ec5df9141b5fcc2
board: axs10x - cap max SDIO clock value to bus/2

It turned out with some boards (FPGA firmwares?) and cards combos
current clock settings doesn't work as expected leading to strange
card freezes or corrupted data being read from the card.

Especially this was seen with Transcend 2Gb cards shipped as a part of
ARC SDP:
----------------->8---------------
AXS# mmcinfo
Device: Synopsys Mobile storage
Manufacturer ID: 74
OEM: 4a60
Name: SDC
Tran Speed: 50000000
Rd Block Len: 512
SD version 3.0
High Capacity: No
Capacity: 1.8 GiB
Bus Width: 4-bit
Erase Group Size: 512 Bytes
AXS# fatload mmc 0
** Unrecognized filesystem type **
----------------->8---------------

With this change that problem is fixed.
Note "Tran Speed" above doesn't match clock value set in DW MMC.
It is max value for card's speed class.

Signed-off-by: Alexey Brodkin <abrodkin@synopsys.com>
board/synopsys/axs101/axs101.c